【技术实现步骤摘要】
本专利技术涉及电压灵敏放大器领域，具体是一种适用于铁电存储器的灵敏放大器电路结构。
技术介绍
1、现有技术中锁存型电压灵敏放大器的基本电路结构为两个反相器首尾相连组成的正反馈电路，其中，两个反相器分别作为两组晶体管构成的反相器，同时其位线端口bl与bln既为输入端也为输出端，即输入输出端公用。因此，现有的锁存型灵敏放大器的工作原理可以总结为：当两个反相器输入的电压不同时，这种交叉耦合的结构会迅速将不同的电压拉开，使其输出一个为vdd，另一个则变为gnd。
2、此外，现有的锁存型电压灵敏放大器电路设计适用于小规模存储阵列中，而大规模存储阵列中使用时会浪费放大器资源。在铁电存储阵列较大的情况下，位线上所挂铁电存储单元不能无限增加。因此需要将铁电存储单元进行区块划分，使得单个区块内的位线上的铁电存储单元与位线寄生电容相匹配，再在每个区块配上相应数据位宽大小匹配的数量的灵敏放大器来实现数据的访问。以64位数据为一页举例，单个区块的灵敏放大器数量需要64个，每个区块都需要配置相同数量的灵敏放大器，作为常规的大容量多灵敏放大器铁电阵列架构。在64位数据为一页的模式下还需要有64位的内部寄存器来存储被放大的64位数据，会使装置浪费了太多的灵敏放大器资源。
3、总之，浪费了太多的灵敏放大器增加使用成本的技术问题，是目前亟需解决的一项重要技术问题。
技术实现思路
1、对于现有存在的一些问题，本专利技术的目的在于提供一种适用于铁电存储器的灵敏放大器电路结构，以解决上述
技术介绍
中
2、为实现上述目的，本专利技术提供如下技术方案：
3、一种适用于铁电存储器的灵敏放大器电路结构，包括第一级预放大电路和第二级预放大电路；
4、所述第一级预放大电路包括pmos晶体管p1、pmos晶体管p2、nmos晶体管n1和nmos晶体管n2，pmos晶体管p1、nmos晶体管n1构成的反相器与pmos晶体管p2、nmos晶体管n2构成的反相器交叉耦合形成具有正反馈的放大电路；
5、所述第二级预放大电路包括pmos晶体管p5、pmos晶体管p6、nmos晶体管n5和nmos晶体管n6，pmos晶体管p5、nmos晶体管n5构成的反相器与pmos晶体管p6、nmos晶体管n6构成的反相器交叉耦合形成具有正反馈的放大电路；pmos晶体管p5与nmos晶体管n5是锁存型放大器的使能管，pmos晶体管p5与nmos晶体管n5的栅极连接的一对逻辑相反的信号控制着放大器的开启与关断。
6、作为本专利技术进一步的方案：所述pmos晶体管p1的漏极、pmos晶体管p2的漏极同时和pmos晶体管p3的源极连接，pmos晶体管p3作为第一级预放大电路的开关管；
7、所述pmos晶体管p1的源极和nmos晶体管n1的漏极连接，pmos晶体管p2的源极和nmos晶体管n2的漏极连接；
8、所述nmos晶体管n1的源极和nmos晶体管n3的漏极连接，nmos晶体管n2的源极和nmos晶体管n4的漏极连接，nmos晶体管n3、nmos晶体管n4作为预充电管。
9、作为本专利技术进一步的方案：所述pmos晶体管p5的漏极、pmos晶体管p6的漏极同时和pmos晶体管p4的源极连接；
10、所述pmos晶体管p5的源极同时和nmos晶体管n5的漏极、nmos晶体管n6的栅极、pmos晶体管p6的栅极连接，nmos晶体管n5的源极和nmos晶体管n9的漏极连接；所述pmos晶体管p5的栅极同时和nmos晶体管n5的栅极、nmos晶体管n6的漏极、pmos晶体管p6的源极连接，nmos晶体管n6的源极和nmos晶体管n9的漏极连接。
11、作为本专利技术进一步的方案：所述nmos晶体管n5的漏极和nmos晶体管n7的漏极连接，所述nmos晶体管n7的漏极和nmos晶体管n10的漏极连接；
12、所述nmos晶体管n6的漏极和nmos晶体管n8的漏极连接，nmos晶体管n8的漏极和nmos晶体管n11的源极连接，nmos晶体管n1、nmos晶体管n2与nmos晶体管n7、nmos晶体管n8作为开关管，用于控制第一级预放大电路与第二级放大电路的连接与断开。
13、作为本专利技术进一步的方案：所述nmos晶体管n3的漏极和nmos晶体管n12的源极连接，nmos晶体管n4的漏极和nmos晶体管n13的源极连接，nmos晶体管n12、nmos晶体管n13作为放电管。
14、作为本专利技术进一步的方案：所述nmos晶体管n7的漏极和电容cout一端连接，电容cout另一端接地，nmos晶体管n8的漏极和电容coutn一端连接，电容coutn另一端接地。
15、作为本专利技术进一步的方案：所述第一级预放大电路和第二级预放大电路组成的灵敏放大器集成于封装外壳中，封装外壳上预留设有和外部连接的端口sw、端口fsen、预充电信号端口pch、位线端口bll、位线端口blln、位线端口blr、位线端口blrn、端口ep1、端口ep2、端口en2、电压信号端口yl、电压信号端口yln、开关信号端口enl、开关信号端口enr。
16、作为本专利技术进一步的方案：所述pmos晶体管p3的栅极和端口ep1连接；pmos晶体管p4的栅极和端口ep1连接，pmos晶体管p4的漏极和电源端口vdd连接；nmos晶体管n9的栅极和端口en2连接，nmos晶体管n9的源极接地；
17、所述pmos晶体管p2的栅极和位线端口bll连接；pmos晶体管p1的栅极和位线端口blln连接；nmos晶体管n12的漏极和位线端口blr连接，nmos晶体管n5的漏极和位线端口blr连接；nmos晶体管n6的漏极和位线端口blrn连接，nmos晶体管n12的漏极和位线端口blrn连接；
18、所述nmos晶体管n1的栅极、nmos晶体管n2的栅极同时和开关信号端口enl连接；nmos晶体管n7的栅极和开关信号端口enr连接；nmos晶体管n8的栅极和开关信号端口enr连接；nmos晶体管n3的栅极和端口en连接；
19、所述nmos晶体管n5的源极和电压信号端口yl连接，nmos晶体管n7的源极和电压信号端口yl连接；nmos晶体管n6的源极和电压信号端口yln连接；nmos晶体管n3的漏极同时和电压信号端口yl、电压信号端口yln连接；nmos晶体管n8的源极和电压信号端口yln连接；
20、所述nmos晶体管n10的栅极和端口sw连接，nmos晶体管n10的源极和信号out连接；nmos晶体管n11的栅极和端口sw连接，nmos晶体管n11的源漏极和信号outn连接；
21、所述nmos晶体管n3的栅极和预充电信号端口pch连接，nmos晶体管n3的漏极接地；nmos晶体管n4的栅极和预充电信号端口pch连接，nmos晶体管n4的漏极接地；
22、所述nmos晶体管n12的栅极和端口fsen连接本文档来自技高网...
【技术保护点】
1.一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，包括第一级预放大电路和第二级预放大电路；
2.根据权利要求1所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述PMOS晶体管P1的漏极、PMOS晶体管P2的漏极同时和PMOS晶体管P3的源极连接，PMOS晶体管P3作为第一级预放大电路的开关管；
3.根据权利要求2所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述PMOS晶体管P5的漏极、PMOS晶体管P6的漏极同时和PMOS晶体管P4的源极连接；
4.根据权利要求3所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述NMOS晶体管N5的漏极和NMOS晶体管N7的漏极连接，所述NMOS晶体管N7的漏极和NMOS晶体管N10的漏极连接；
5.根据权利要求4所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述NMOS晶体管N3的漏极和NMOS晶体管N12的源极连接，NMOS晶体管N4的漏极和NMOS晶体管N13的源极连接，NMOS晶体管N12、NMOS晶体管N13作为放电管。p>
6.根据权利要求5所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述NMOS晶体管N7的漏极和电容Cout一端连接，电容Cout另一端接地，NMOS晶体管N8的漏极和电容Coutn一端连接，电容Coutn另一端接地。
7.根据权利要求6所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述第一级预放大电路和第二级预放大电路组成的灵敏放大器集成于封装外壳中，封装外壳上预留设有和外部连接的端口SW、端口FSEN、预充电信号端口PCH、位线端口BLL、位线端口BLLN、位线端口BLR、位线端口BLRN、端口EP1、端口EP2、端口EN2、电压信号端口YL、电压信号端口YLN、开关信号端口ENL、开关信号端口ENR。
8.根据权利要求7所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述PMOS晶体管P3的栅极和端口EP1连接；PMOS晶体管P4的栅极和端口EP1连接，PMOS晶体管P4的漏极和电源端口VDD连接；NMOS晶体管N9的栅极和端口EN2连接，NMOS晶体管N9的源极接地；
9.根据权利要求8所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3、PMOS晶体管P4、PMOS晶体管P5、PMOS晶体管P6均为P沟增强型MOS晶体管；
10.根据权利要求9所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，多个所述的灵敏放大器组成阵列，大存储阵列铁电存储器两侧连接设有灵敏放大器组成的阵列，单块阵列利用两组灵敏放大器同时进行读写访问，即同时启动被访问阵列两边的灵敏放大器组成的阵列，将处于被访问阵列左边的灵敏放大器中的额外的第一级放大电路放大得到的信号输入到右边灵敏放大器中的第二级进行放大。
...【技术特征摘要】
1.一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，包括第一级预放大电路和第二级预放大电路；
2.根据权利要求1所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述pmos晶体管p1的漏极、pmos晶体管p2的漏极同时和pmos晶体管p3的源极连接，pmos晶体管p3作为第一级预放大电路的开关管；
3.根据权利要求2所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述pmos晶体管p5的漏极、pmos晶体管p6的漏极同时和pmos晶体管p4的源极连接；
4.根据权利要求3所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述nmos晶体管n5的漏极和nmos晶体管n7的漏极连接，所述nmos晶体管n7的漏极和nmos晶体管n10的漏极连接；
5.根据权利要求4所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述nmos晶体管n3的漏极和nmos晶体管n12的源极连接，nmos晶体管n4的漏极和nmos晶体管n13的源极连接，nmos晶体管n12、nmos晶体管n13作为放电管。
6.根据权利要求5所述的一种适用于铁电存储器的灵敏放大器电路结构，其特征在于，所述nmos晶体管n7的漏极和电容cout一端连接，电容cout另一端接地，nmos晶体管n8的漏极和电容coutn一端连接，电容coutn另一端接地。
7.根据权利要求6所述的一种适用于铁电存...
【专利技术属性】
技术研发人员：王静，陈相银，孙金中，窦丙飞，
申请(专利权)人：合肥中科微电子创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。