基于无网格模型的集成电路点到点的布线方法技术

本发明专利技术公开一种基于无网格模型的集成电路点到点的布线方法，其主要目的是为了提供一种集成电路布线搜索最短路径的高效算法而设计。本发明专利技术从输入文件中读取待布线网信息以及障碍的信息，将多边形障碍转换成矩形障碍；然后，利用障碍边界和待布线网信息，将布线区域转化成二维不均匀网格阵列，同时设置网格点的允许扩展方向；最后，基于二维不均匀网格阵列，利用Ａ＊算法搜索最短路径，并输出结果。本发明专利技术能够确保存在路径时一定能搜索到，且路径具有最短的线长和最少的拐弯数。

【技术实现步骤摘要】

本专利技术涉及一种超大规模集成电路的自动设计领域。
技术介绍
系统芯片一般都集成了数字模块、模拟模块以及数模混合模块。目前，对数字电路 自动化设计的研究相对成熟，已经有针对数字集成电路的自动化设计工具。与之相比，模拟 集成电路因为约束比较复杂，对电路性能要求高，自动化设计具有一定难度，目前还没有成 熟的模拟集成电路自动化设计工具。因此，模拟集成电路及其自动设计工具的研究具有很 重要的理论和实际意义，成为学术界和工业界研究的热点和难点问题。现有的集成电路布线模型可分为两大类型有网格布线模型和无网格布线模型， 分别如图1和图2所示。有网格布线模型，根据设计规则将布线区域划分为均勻的布线网格，线网走线的 位置在网格上。基于有网格模型的布线算法过程简单，算法实现相对容易。但同时它也存 在一些缺陷搜索速度慢，算法效率低；在将障碍到网格的映射过程中，浪费布线资源；不 易于支持多线宽、变线宽等模拟电路中特有的布线需求。无网格布线模型，线网走线可以放置在布线区域中满足设计规则及连通性要求的 任意位置上。基于无网格模型的布线算法具有搜索速度快的优点，而且因为走线位置可以 任意，容易实现对模拟电路中诸多约束的支持。模拟电路对信号的串扰及噪声约束比数字 电路更加严格，通常采用可变线宽进行布线以增强电路性能的稳定性。无网格布线模型的 缺陷在于扩展过程没有网格辅助，通常使用角钩链或者其他数据结构表示布线区域，扩展 的过程相对复杂，算法实现比较困难。
技术实现思路
针对上述问题，本专利技术提供一种能够保证布线路径最短，布线拐点数量最小化，且 不受障碍形状限制的。为达到上述目的，本专利技术，包括以 下步骤(1)读入待布线网信息，障碍信息和工艺信息；(2)依据上述障碍信息建立并规范障碍列表；(3)扩展障碍列表中各障碍的边界；(4)构造二维不均勻网格阵列；(5)设置二维不均勻网格阵列的允许扩展方向；(6)采用k*算法进行路径搜索；(7)输出搜索路径。其中，步骤(1)中，所述待布线网信息包括布线区域大小信息和待布线网信息；其 中，所述布线区域大小信息为布线区域的左边界，右边界，上边界和下边界，所述待布线网信息包括待布线网的起点和终点坐标；所述障碍信息包括每个障碍的顶点坐标；所述工艺 信息包括该布线区域的最小线宽和最小线间距。步骤(2)中，所述障碍列表中的每个列表元素由该障碍的顶点坐标表示。进一步地，步骤(2)的具体实现步骤如下2. 1根据步骤(1)中所述的障碍信息建立障碍列表；2. 2遍历障碍列表，调用多边形到矩形的转化程序将每一个多边形障碍都转化为 至少一个矩形障碍；2. 3删除障碍列表中存储的原多边形障碍，将转化得到的矩形障碍添加到障碍列 表中。进一步地，步骤(3)具体包括以下步骤3. 1遍历步骤(2)得到的障碍列表，读取矩形障碍的左边界，右边界，下边界和上 边界，并依据步骤(1)读入的工艺信息将每一个障碍边界按照“线宽/2+线间距”的距离进 行扩展；3. 2将扩展后的左边界和右边界对应的横坐标分别添加到横坐标集合中，将扩展 后的下边界和上边界对应的纵坐标分别添加到纵坐标集合中。进一步地，步骤(4)具体实现如下4. 1建立保存潜在拐点的横坐标集合和纵坐标集合将起点和终点的横坐标，所述布线区域大小信息的布线区域左边界和右边界对应 的横坐标，以及步骤(3)中横坐标集合中各横坐标添加到保存潜在拐点的横坐标集合中； 将起点和终点的纵坐标、布线区域大小信息的布线区域上边界和下边界对应的纵坐标、以 及步骤(3)中纵坐标集合中各纵坐标添加到保存潜在拐点的横纵坐标集合中；4. 2构造二维不均勻网格阵列分别对保存潜在拐点的横坐标集合和纵坐标集合中的横坐标和纵坐标进行排序 并去重；将二维不均勻网格阵列表示为由排序去重后的保存潜在拐点的横坐标集合和纵坐 标集合构造的二维数组。进一步地，步骤(5)具体实现遍历步骤(2)得到的障碍列表，设置该障碍的扩展 边界的左边界，右边界，上边界和下边界，分别不能向右，左，下和上扩展；并设置布线区域 边界上的网格点不能向布线区域外扩展。进一步地，步骤(6) A*算法进行路径搜索的具体实现步骤如下6. 1创建一个有序链表；6. 2将起点列入有序链表中；6. 3在上述有序链表中读取扩展代价最小的网格点n，并判断网格点η是否是终 点；是，结束搜索，不是，继续下面的步骤；6. 4依据设置的二维不均勻网格阵列的允许扩展方向，对网格点η进行扩展，标记 扩展后得到的新网格点X的扩展方向，并计算新网格点X的扩展代价；6. 5在有序链表中搜索扩展后得到的新网格点χ ；6. 5. 1若新网格点χ不在有序链表中，状态为未扩展过，记录新网格点χ的扩展方 向和扩展代价，并将新网格点X放入到有序链表中；6. 5. 2若新网格点χ在有序链表中，状态为未扩展过，则比较此时的新网格点χ的扩展代价与有序链表中已有的网格点X的扩展代价若此时的新网格点χ的扩展代价小于已有的网格点X的扩展代价，将已有的网格 点X从有序链表中删除，然后将此时的新网格点X插入到有序链表中，且状态标记为未扩展 过；若此时的新网格点χ的扩展代价与已有的网格点X的扩展代价相同，则查看新网 格点X的扩展方向是否与已有的网格点X的扩展方向相同，如果不同，记录新网格点X的扩 展方向和扩展代价，并将已有的网格点X从有序链表中删除，然后将此时的新网格点X插入 到有序链表中，且状态标记为未扩展过；若此时的新网格点X的扩展代价大于已有的网格点X的扩展代价，直接舍去；6. 5. 3若新网格点χ在有序链表中，状态为已扩展过，则比较此时的新网格点χ的 扩展代价和有序链表中已有的已扩展网格点X的扩展代价若此时的新网格点χ的扩展代价小于已扩展网格点X的扩展代价，将有序链表中 已扩展网格点X删除，并将新网格点X插入到有序链表中，且标记状态为未扩展过；若此时的新网格点χ的扩展代价与已扩展网格点X的扩展代价相同，则查看新网 格点X的扩展方向是否与已扩展网格点X的扩展方向相同，如果不同，记录新网格点X的扩 展方向和扩展代价，并将已扩展网格点X从有序链表中删除，然后将此时的新网格点X插入 到有序链表中，且标记状态为未扩展过；若此时的新网格点X的扩展代价大于已扩展网格点X的扩展代价，直接舍去；6. 6标记点η为已扩展过；6. 7按照扩展代价将有序链表中的各网格点进行排序，重复步骤7. 3 7. 7。其中，所述的扩展代价包括从起点到网格点的实际路径长度，网格点到终点的路 径长度估计值，从起点经网格点到终点的路径长度，以及从起点到网格点实际路径的拐弯 个数。扩展方向，即该网格点的父网格点。父网格点的定义从网格点a扩展出新网格点 b，则a即为b的父网格点，进一步地，步骤(7)的具体实现搜索成功，从终点开始，根据网格点的扩展方向， 进行逆向搜索直至起点，即输出布线路径；搜索失败，输出布线失败。本专利技术在已有的两种布线模型基础上，结合两者的优势，采用基于不均勻网格模 型，针对点到点布线问题，提出了优化的A*搜索方法。该方法在保证布线路径最短的条件 下，最小化布线拐点的数量；且不受障碍形状的限制，即障碍可以是任意多边形。本专利技术首 先对障碍的边界进行扩展，并在划分不均勻网格时对扩展方向进行设置，使得搜索的结果 满足设计规则。同时，该方法对本文档来自技高网...

【技术保护点】
一种基于无网格模型的集成电路点到点的布线方法，其特征在于，包括以下步骤：（１）读入待布线网信息，障碍信息和工艺信息；（２）依据上述障碍信息建立并规范障碍列表；（３）扩展障碍列表中各障碍的边界；（４）构造二维不均匀网格阵列；（５）设置二维不均匀网格阵列的允许扩展方向；（６）采用Ａ↑［＊］算法进行路径搜索；（７）输出搜索路径。

【技术特征摘要】
一种基于无网格模型的集成电路点到点的布线方法，其特征在于，包括以下步骤(1)读入待布线网信息，障碍信息和工艺信息；(2)依据上述障碍信息建立并规范障碍列表；(3)扩展障碍列表中各障碍的边界；(4)构造二维不均匀网格阵列；(5)设置二维不均匀网格阵列的允许扩展方向；(6)采用A*算法进行路径搜索；(7)输出搜索路径。2.根据权利要求1所述基于无网格模型的集成电路点到点的布线方法，其特征在于， 步骤(1)中，所述待布线网信息包括布线区域大小信息和待布线网信息；其中，所述布线区 域大小信息为布线区域的左边界，右边界，上边界和下边界，所述待布线网信息包括待布线 网的起点和终点坐标；所述障碍信息包括每个障碍的顶点坐标；所述工艺信息包括该布线 区域的最小线宽和最小线间距。3.根据权利要求1所述基于无网格模型的集成电路点到点的布线方法，其特征在于， 步骤(2)中，所述障碍列表中的每个列表元素由该障碍的顶点坐标表示。4.根据权利要求1所述基于无网格模型的集成电路点到点的布线方法，其特征在于， 步骤(2)的具体实现步骤如下'2. 1根据步骤(1)中所述的障碍信息建立障碍列表；'2. 2遍历障碍列表，调用多边形到矩形的转化程序将每一个多边形障碍都转化为至少 一个矩形障碍；'2.3删除障碍列表中存储的原多边形障碍，将转化得到的矩形障碍添加到障碍列表中。5.根据权利要求1或2所述基于无网格模型的集成电路点到点的布线方法，其特征在 于，步骤(3)具体包括以下步骤'3.1遍历步骤(2)得到的障碍列表，读取矩形障碍的左边界，右边界，下边界和上边界， 并依据步骤(1)读入的工艺信息将每一个障碍边界按照“线宽/2+线间距”的距离进行扩 展；'3.2将扩展后的左边界和右边界对应的横坐标分别添加到横坐标集合中，将扩展后的 下边界和上边界对应的纵坐标分别添加到纵坐标集合中。6.根据权利要求1或2所述基于无网格模型的集成电路点到点的布线方法，其特征在 于，步骤(4)具体实现如下'4.1建立保存潜在拐点的横坐标集合和纵坐标集合将起点和终点的横坐标，所述布线区域大小信息的布线区域左边界和右边界对应的横 坐标，以及步骤(3)中横坐标集合中各横坐标添加到保存潜在拐点的横坐标集合中；将起 点和终点的纵坐标、布线区域大小信息的布线区域上边界和下边界对应的纵坐标、以及步 骤(3)中纵坐标集合中各纵坐标添加到保存潜在拐点的横纵坐标集合中；'4. 2构造二维不均勻网格阵列分别对保存潜在拐点的横坐标集合和纵坐标集合中的横坐标和纵坐标进行排序并去 重；将二维不均勻网格阵列表示为由排序去重后的保存潜在拐点的横坐标集合和纵坐标集 合构造的二维数组。7.根据权利要求1所述基于无网格模型的集成电路点到点的布线方法，其特征在于， 步骤(5)具体实现遍历步骤(2)得到的障碍列表，设置该障碍的扩展边界的左边界，右边 界，上边界和下边界，分别不能向右，左，下和上扩展；并设置布线区域...

【专利技术属性】
技术研发人员：姚海龙，周强，蔡懿慈，高强，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]