【技术实现步骤摘要】
本专利技术属于存储器内计算，具体涉及一种基于rram的高密度数模混合存算阵列。
技术介绍
1、传统计算机设计一般采用存储器与计算单元分离的架构，存储器负责存储数据，而计算单元则负责执行运算。由于在计算过程中需要频繁地从存储器中读取和写入数据，这种结构存在着数据传输瓶颈和功耗大等问题。
2、随着神经形态计算的兴起，研究者们开始探索集成存储与计算的新型架构，来更好地模拟人脑的神经网络。传统的存算一体阵列使用sram(静态随机存取存储器)来存储突触的权重，因此，信息必须在本地访问，并在进行乘加(mac)运算之前加载到处理单元。然而，由于sram一次只能访问一行，处理速度受到极大的限制。另一种存算一体阵列采用了1t1r结构(1transistor 1resistor)或memristor(记忆电阻器)等存储单元，其中1t1r结构受到传输器数量多、权重调整难的限制，而memristor虽然具备非易失性和可调性，但静态的电阻变化难以满足实时权重调整的需求。
技术实现思路
1、为解决现有技术中的问题，本专利技术提供了一种基于rram的高密度数模混合存算阵列，包括权重存储模块、电荷重分配模块和模数转换模块，原始数据输入所述权重存储模块，权重存储模块输出电压信号向量，电荷重分配模块接收所述电压信号向量，输出模拟电压信号，所述电荷重分配模块接收所述模拟电压信号，输出乘累加数字编码结果；
2、所述电荷重分配模块由n列m行共n×m个相同容值的电容按阵列排布组成；
3、所
4、所述模数转换模块复用电荷重分配模块的第t列的2t-1个电容，其中，2n-1＜m；所述模数转换模块包括一个比较器和一个d触发器，n条blr控制线连接后与比较器的正向输入端相连，所述比较器的反向输入端接地信号，所述d触发器的d端与所述比较器的输出端相连，所述d触发器的clk端连接时钟信号，所述d触发器的q端输出乘累加数字编码结果。
5、进一步地，所述blw控制线用于输入原始数据，所述权重存储模块通过wl控制线和sl控制线对原始数据进行处理；wl控制线与sl控制线均用于写入权重值和进行权重计算。
6、进一步地，所述电荷重分配模块中，分别在第t列blr控制线中的第2t-1个电容处设置开关s1，以保证所述模数转换模块复用所述电荷重分配模块第t列的2t-1个电容。
7、进一步地，所述模数转换模块还包括n个单刀双掷开关s3、一个开关s2、一个开关s4；每条blr控制线的一端均与一个所述单刀双掷开关s3相连，单刀双掷开关s3控制所述blr控制线接地信号或将全部blr控制线连接，连接后的blr控制线通过开关s4与外部参考电压vref连接或断开；全部blr控制线的另一端连接，连接后通过开关s4与地信号连接或断开。
8、进一步地，所述rram包括基底层、底电极、氮掺杂的alox(氧化铝)薄膜和顶电极，顶电极设在底电极上部，氮掺杂的alox薄膜位于顶电极和底电极之间，基底层位于底电极下部，通过在顶电极和底电极之间施加电压，使氮掺杂的alox薄膜内的电子发生运动，从而导致氮掺杂的alox薄膜内形成或断裂导电通道，实现rram高低阻态之间的可控切换。
9、本专利技术还提供了一种采用所述的基于rram的高密度数模混合存算阵列的存算方法，通过权重存储模块与电荷重分配模块协同工作，对输入的原始数据进行处理计算；权重存储模块采用rram作为存储单元，通过wl控制线、sl控制线写入权重值，并通过blw控制线输入原始数据并与权重值相乘，生成相应的加权输出，最终输出电压信号向量；权重存储模块的输出经过电荷重分配模块，实现不同输入位之间的加权累加，形成模拟电压信号；模拟电压信号由电荷重分配模块传递给模数转换模块，模数转换模块逐步将连续的模拟电压信号转化为离散的数字编码，最终输出乘累加数字编码结果；在每个采样时钟信号周期内，模数转换模块进行逼近操作，根据上一个周期的转换结果，调整wl控制线上的电压为外部参考电压vref的值或0，并将blw控制线置1从而使wl控制线上的电压施加在电容上，进而输出一个二进制位，重复这一过程直至完成整个模拟电压信号的数字化；经过模数转换模块的处理，模拟电压信号被逐步转换为数字编码，最终输出乘累加数字编码结果。
10、相较于现有技术，本专利技术具有以下有益效果：
11、1.集成存算阵列结构：本专利技术将存储与计算阵列相结合，实现了存储和计算的高度集成，减少了存取延迟，提高了整体系统的效率。
12、2.基于rram的存算阵列：通过场效应管(nmos)和非易失性存储器(rram)的组合使用，高效切换电阻阻值，实现了对权重的有效存储。
13、3.引入电容阵列和电荷重分配模块，形成1t1r1c结构，通过电容的电荷存储和重分配，实现了对输入信号的权重累乘与模数编码转换，提高了神经形态计算的准确性。
14、4.sar adc(逐次逼近型模数转换器)的集成应用：通过复用电荷重分配模块中的电容，并添加比较器与d触发器，实现了逐次逼近型adc的编码过程，将模拟电压快速转换为数字编码，为后续数字处理提供了高效输入。
15、5.降低功耗：本专利技术通过集成存算阵列和集成的模数转换过程，实现了对功耗的有效控制，为在边缘计算等资源受限环境中的应用提供了更为可行的解决方案。
16、6.高度可定制化：存算阵列中的权重存储模块和电荷重分配模块的灵活设计，使得本专利技术能够适应不同神经网络结构和应用需求，提供了高度可定制化的特性。
本文档来自技高网...【技术保护点】
1.一种基于RRAM的高密度数模混合存算阵列，其特征在于，包括权重存储模块、电荷重分配模块和模数转换模块，原始数据输入所述权重存储模块，权重存储模块输出电压信号向量，电荷重分配模块接收所述电压信号向量，输出模拟电压信号，所述电荷重分配模块接收所述模拟电压信号，输出乘累加数字编码结果；
2.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述BLW控制线用于输入原始数据，所述权重存储模块通过WL控制线和SL控制线对原始数据进行处理；WL控制线与SL控制线均用于写入权重值和进行权重计算。
3.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述电荷重分配模块中，分别在第t列BLR控制线中的第2t-1个电容处设置开关S1，以保证所述模数转换模块复用所述电荷重分配模块第t列的2t-1个电容。
4.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述模数转换模块还包括n个单刀双掷开关S3、一个开关S2、一个开关S4；每条BLR控制线的一端均与一个所述单刀双掷开关S3相连，单刀双掷开关S3控
5.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述RRAM包括基底层、底电极、氮掺杂的AlOx薄膜和顶电极，顶电极设在底电极上部，氮掺杂的AlOx薄膜位于顶电极和底电极之间，基底层位于底电极下部，通过在顶电极和底电极之间施加电压，使氮掺杂的AlOx薄膜内的电子发生运动，从而导致氮掺杂的AlOx薄膜内形成或断裂导电通道，实现RRAM高低阻态之间的可控切换。
6.一种采用权利要求2所述的基于RRAM的高密度数模混合存算阵列的存算方法，其特征在于，通过权重存储模块与电荷重分配模块协同工作，对输入的原始数据进行处理计算；权重存储模块采用RRAM作为存储单元，通过WL控制线、SL控制线写入权重值，并通过BLW控制线输入原始数据并与权重值相乘，生成相应的加权输出，最终输出电压信号向量；权重存储模块的输出经过电荷重分配模块，实现不同输入位之间的加权累加，形成模拟电压信号；模拟电压信号由电荷重分配模块传递给模数转换模块，模数转换模块逐步将连续的模拟电压信号转化为离散的数字编码，最终输出乘累加数字编码结果；在每个采样时钟信号周期内，模数转换模块进行逼近操作，根据上一个周期的转换结果，调整WL控制线上的电压为外部参考电压Vref的值或0，并将BLW控制线置1从而使WL控制线上的电压施加在电容上，进而输出一个二进制位，重复这一过程直至完成整个模拟电压信号的数字化；经过模数转换模块的处理，模拟电压信号被逐步转换为数字编码，最终输出乘累加数字编码结果。
...【技术特征摘要】
1.一种基于rram的高密度数模混合存算阵列，其特征在于，包括权重存储模块、电荷重分配模块和模数转换模块，原始数据输入所述权重存储模块，权重存储模块输出电压信号向量，电荷重分配模块接收所述电压信号向量，输出模拟电压信号，所述电荷重分配模块接收所述模拟电压信号，输出乘累加数字编码结果；
2.根据权利要求1所述的基于rram的高密度数模混合存算阵列，其特征在于，所述blw控制线用于输入原始数据，所述权重存储模块通过wl控制线和sl控制线对原始数据进行处理；wl控制线与sl控制线均用于写入权重值和进行权重计算。
3.根据权利要求1所述的基于rram的高密度数模混合存算阵列，其特征在于，所述电荷重分配模块中，分别在第t列blr控制线中的第2t-1个电容处设置开关s1，以保证所述模数转换模块复用所述电荷重分配模块第t列的2t-1个电容。
4.根据权利要求1所述的基于rram的高密度数模混合存算阵列，其特征在于，所述模数转换模块还包括n个单刀双掷开关s3、一个开关s2、一个开关s4；每条blr控制线的一端均与一个所述单刀双掷开关s3相连，单刀双掷开关s3控制所述blr控制线接地信号或将全部blr控制线连接，连接后的blr控制线通过开关s4与外部参考电压vref连接或断开；全部blr控制线的另一端连接，连接后通过开关s4与地信号连接或断开。
5.根据权利要求1所述的基于rram的高密度数...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。