纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法技术

本发明专利技术公开了纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法，包括SRAM结构，SRAM结构包括时钟控制模块、第一行译码器、第二行译码器、列译码器、第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列，第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列内均设置DICE单元，本发明专利技术提出了新的版图级加固方法：把两个DICE单元相互穿插，拉大敏感节点距离。大大降低了粒子轰击到多个敏感节点的造成多位翻转的概率；入射的角度改变会使得重粒子入射时轨迹经过了多个敏感节点，造成多个敏感节点翻转。此结构能使入射的角度改变造成的多个敏感节点翻转有效的恢复。

【技术实现步骤摘要】

本专利技术涉及版图交织，具体为纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法。

技术介绍

1、静态随机存取存储器sram(static random access memory)是一款有静止存取功能的存储器，主要是用来保存程序运行中的中间数据或即将执行的指令等，而不需要配合内部刷新电路就能保存内部存放的数据。它作为片上存储器中最主要的存储器，使用频率非常高，在整个芯片面积中占了绝对比重。在我国航天事业的飞速发展的大背景下，sram因其集成度高，速度快、抗噪声能力强等特点被广泛应用于航天领域，其长期工作在外层空间辐射环境中，随时可能受到单粒子效应的影响，而航电系统对安全性的要求很高，sram的可靠性直接决定了整个芯片的抗辐射性能，于是我国对于的高性能、高可靠的抗辐照sram产生了大量的需求。

2、早期研究的重点是单位翻转(seu)，其加固技术往往基于同一时刻只有单个错误发生。广泛使用冗余结构的锁存单元(dice)结构取代传统6管结构的存储单元来防护seu。其电路结构是在传统6管sram单元的基础上增加了存储信息的冗余节点对和本文档来自技高网...

【技术保护点】

1.纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法，包括SRAM结构，其特征在于：所述SRAM结构包括时钟控制模块(1)、第一行译码器(2)、第二行译码器(3)、列译码器(4)、第一存储阵列(5)、第二存储阵列(6)、第三存储阵列(7)、第四存储阵列(8)，所述时钟控制模块(1)分别连接第一行译码器(2)和列译码器(4)，所述第一行译码器(2)分别连接第二行译码器(3)和第三行译码器(9)，所述列译码器分(4)别连接第一列选择器(10)和第二列选择器(11)，所述第一列选择器(10)连接第一存储阵列(5)，所述第二列选择器(11)连接第二存储阵列(6)，所述第三行译...

【技术特征摘要】

1.纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，包括sram结构，其特征在于：所述sram结构包括时钟控制模块(1)、第一行译码器(2)、第二行译码器(3)、列译码器(4)、第一存储阵列(5)、第二存储阵列(6)、第三存储阵列(7)、第四存储阵列(8)，所述时钟控制模块(1)分别连接第一行译码器(2)和列译码器(4)，所述第一行译码器(2)分别连接第二行译码器(3)和第三行译码器(9)，所述列译码器分(4)别连接第一列选择器(10)和第二列选择器(11)，所述第一列选择器(10)连接第一存储阵列(5)，所述第二列选择器(11)连接第二存储阵列(6)，所述第三行译码器(9)分别连接第一存储阵列(5)和第二存储阵列(6)，所述第二行译码器(3)分别连接第三存储阵列(7)和第四存储阵列(8)。

2.根据权利要求1所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：所述第一列选择器(10)通过第一敏感放大器(12)连接第一数据i/o控制单元(13)，所述第二列选择器(11)通过第二敏感放大器(14)连接第二数据i/o控制单元(15)。

3.根据权利要求1所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：还包括第三列选择器(16)和第四列选择器(17)，所述第三列选择器(16)分别...

【专利技术属性】
技术研发人员：郭阳，陈建军，梁斌，池雅庆，罗登，王珣，郭昊，沈凡，赵强国，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：