一种套准测量图形制造技术

本发明专利技术提供一种套准测量图形，包括：衬底；光刻胶，位于所述衬底上；第一被对准条和第二被对准条，均位于所述衬底内，所述第一被对准条和所述第二被对准条相互平行，位于所述光刻胶的两侧；第一保护槽和第二保护槽，均位于所述衬底内，且所述第一保护槽和所述第二保护槽相互平行，位于所述光刻胶的两侧，所述第一保护槽和所述第一被对准条垂直。本发明专利技术一种套准测量图形解决了划片槽内与划片槽同方向的本层套准测量标记会产生光刻胶图形的形貌不对称问题，并防止注入离子扩散的不均匀引发的被对准层色差问题，进而提高套准测量的精度和可信度。

【技术实现步骤摘要】

本专利技术涉及集成电路制造工艺
，特别涉及一种套准测量图形。
技术介绍
光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体器件的面 积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多 功能的集成电路；由最初的IC (集成电路)随后到LSI (大规模集成电路)，VLSI (超大规 模集成电路)，直至今天的ULSI (特大规模集成电路)，器件的面积进一步缩小，功能更为全 面强大。考虑到工艺研发的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有 技术水平的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽可能 多的得到有效的芯片数，从而提高整体利益，将越来越受到芯片设计者，制造商的重视。其 中光刻工艺就担负着关键的作用，对于光刻技术而言分辨率和对准精度即是其中的重中之 重。分辨率半导体生产中使用的光刻技术主要基于光学的衍射原理。光学的衍射是 光通过不透明体边缘、穿过狭缝或从划有平行直线的表面反射时产生偏折和出现一些彼此 平行的亮带和暗带。当光线通过掩膜版时，由于受到掩膜版图形的影响，使光线发生偏折， 根据掩膜版图形的尺寸大小从而产生数量不同的衍射级数，基本的计算工式P*Sin α = η* λ (公式 1)P是图形的透明区域和不透明部分的宽度的总和；α是衍射角度；λ是光刻机使 用的波长；η即是衍射级数。根据数值孔径，分辨率的概念和计算公式NA = N*Sin α(公式 2)R = ΚΙ* λ /NA(公式 3)NA(Numerical Aperture)是光刻机镜头能力的重要表征，数值越高其带来的分辨 率R越高，Kl是系数因子，与工艺的能力，设备的波长，数值孔径等的基本参数相关，N是光 学镜头和硅片之间介质的折射率，折射率越大所得的数值孔径也越高。通常干法光刻技术 的介质是空气，因此数值孔径的大小仅与最大捕获衍射角相关。当数值孔径为某个定值时 通过公式2可以得到最大捕获衍射角，由此带入公式1得到可以被镜头收集的衍射级数。收 集的衍射级数越多，图形的逼真程度越高，由此得到的空间图像对比度也会大大提高。随后 空间图像被光敏材料吸收，通过显影成像。随着浸没式曝光的技术的引入，数值孔径已经突 破了传统的概念，这大大提升了分辨率的表现。对准精度对准精度顾名思义即是用来表征图形的相互之间叠加、重合的准确性。 半导体工艺越来越复杂，这导致仅仅依靠几层工艺的叠加已经不能满足多功能、高密度的 需求，而多层工艺的相互组合关键就在于是否能够准确的重合。通常情况下，对准精度是 最小线宽的1/3左右，随着线宽越来越小，器件密度不断提高，对准精度的规格也越发的严 格。另外，复杂的工艺还引入了如应力形变、膜厚变化、形貌漂移等的不利因素，并且光刻设3备、测试设备的测量误差，自身误差也将导致更多的不确定因素。因此在获得测量数据后， 测量结果是否可信也成为一个必须面对的问题。随着高压等特殊工艺的广泛应用，高浓度、高能量注入工艺变得更加普遍，这对 248nm以上波段光刻胶的需求也越来越大。目前，此类光刻胶的平均厚度在1微米以上，请 参考图1和图2，图1为现有技术中的套准测量图形的俯视图，图2为现有技术中的套准测 量图形的剖面图，被对准层13位于光刻胶14的周围，被对准层13和光刻胶14均位于衬底 15上，由于此类光刻胶易受到来自周边芯片内客户设计图形的干扰，导致在划片槽内与划 片槽同方向的测量套准精度的对准标记会产生光刻胶图形形貌不对称的问题；此外，注入 离子扩散的不均勻性也会使被对准层产生色差，目前业界尚无解决方案。
技术实现思路
本专利技术解决的问题是划片槽内与划片槽同方向的本层套准测量标记会产生光刻 胶图形的形貌不对称问题，从而提高套准测量的精度和可信度。为了达到上述目的，本专利技术提供了一种套准测量图形，包括衬底；光刻胶，位于 所述衬底上；第一被对准条和第二被对准条，均位于所述衬底内，所述第一被对准条和所述 第二被对准条相互平行，位于所述光刻胶的两侧；第一保护槽和第二保护槽，均位于所述衬 底内，且所述第一保护槽和所述第二保护槽相互平行，位于所述光刻胶的两侧，所述第一保 护槽和所述第一被对准条垂直。可选的，所述光刻胶的波段大于或等于248nm。可选的，所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。为了达到上述目的，本专利技术还提供一种套准测量图形，包括衬底；光刻胶，位于 所述衬底上；被对准条，位于所述衬底内，且所述被对准条形成一环状位于所述光刻胶的周 围；第一保护槽和第二保护槽，均位于所述衬底内，且所述第一保护槽和所述第二保护槽相 互平行，分布于所述被对准条的两侧。可选的，所述光刻胶的波段大于或等于248nm。可选的，所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。与现有技术相比，本专利技术具有以下优点本专利技术提供的套准测量图形由于在被对 准层一侧设置了保护槽，解决了划片槽内与划片槽同方向的本层套准测量标记会产生光刻 胶图形的形貌不对称问题，并防止注入离子扩散的不均勻引发的被对准层色差问题，进而 提高套准测量的精度和可信度。附图说明图1为现有技术中的套准测量图形的俯视图。图2为现有技术中的套准测量图形的剖面图。图3为本专利技术一种套准测量图形的第一实施例的俯视图。图4和图5是本专利技术一种套准测量图形的第一实施例的剖面图。图6为本专利技术一种套准测量图形的使用示意图。图7为本专利技术一种套准测量图形的第二实施例示意图。 具体实施例方式下面结合附图对本专利技术的具体实施方式做详细的说明。首先，请参考图3，图3为本专利技术一种套准测量图形的第一实施例的俯视图，从图 上可以看出，套准测量图形包括衬底1 ；光刻胶4，位于所述衬底1上，所述光刻胶4的波段 大于或等于248nm ；第一被对准条2和第二被对准条6，均位于所述衬底1内，所述第一被对 准条2和所述第二被对准条6相互平行，位于所述光刻胶4的两侧。所述套准测量图形还 包括第一保护槽3和第二保护槽5，所述第一保护槽3和所述第二保护槽5均位于所述衬 底1内，所述第一保护槽3和所述第二保护槽5相互平行，位于所述光刻胶4的两侧，所述 第一保护槽3和所述第一被对准条1垂直。所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。接着，请参考图4和图5，图4和图5是本专利技术一种套准测量图形的第一实施例的 剖面图，从图4可以看到，所述第一被对准条2和所述第二被对准条6位于衬底1内，光刻 胶4位于衬底1上；从图5可以看到，所述第一保护槽3和所述第二保护槽5均位于所述衬 底1内，光刻胶4位于衬底1上。接着，请参考图6，图6是本专利技术一种套准测量图形的使用示意图，图6中包括了第 一芯片10、第二芯片11、第三芯片12，三个芯片均位于同一水平面上，其中第一芯片10和 第二芯片11相邻，第一芯片10和第三芯片12相邻，三个芯片均为方形结构，定义第一芯片 10的相互垂直的两边为X轴和Y轴，其中Y轴的方向为第一芯片10和第二芯片11的相邻 的平行边所指的方向。在第一芯片10和第二芯片11之间放置一个套准测量图形，使得套准测量图形中 的第一被对准条2第二被对准条6位于X轴上，而第一保护槽3和第二保护槽5位于Y轴 上，该套准测量本文档来自技高网...

【技术保护点】
一种套准测量图形，其特征在于，包括：衬底；光刻胶，位于所述衬底上；第一被对准条和第二被对准条，均位于所述衬底内，所述第一被对准条和所述第二被对准条相互平行，位于所述光刻胶的两侧；第一保护槽和第二保护槽，均位于所述衬底内，且所述第一保护槽和所述第二保护槽相互平行，位于所述光刻胶的两侧，所述第一保护槽和所述第一被对准条垂直。

【技术特征摘要】
一种套准测量图形，其特征在于，包括衬底；光刻胶，位于所述衬底上；第一被对准条和第二被对准条，均位于所述衬底内，所述第一被对准条和所述第二被对准条相互平行，位于所述光刻胶的两侧；第一保护槽和第二保护槽，均位于所述衬底内，且所述第一保护槽和所述第二保护槽相互平行，位于所述光刻胶的两侧，所述第一保护槽和所述第一被对准条垂直。2.根据权利要求1所述的套准测量图形，其特征在于所述光刻胶的波段大于或等于 248nm。3.根据权利要求1所述的套准测量图形，其特征在于所述套准测量图形为对准标记、 套准标记、...

【专利技术属性】
技术研发人员：朱骏，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：31[]