【技术实现步骤摘要】
本申请涉及半导体集成电路制造，具体涉及一种接地屏蔽层的形成方法。
技术介绍
1、电感元件是能够把电能转化为磁能存储起来，是包括集成电路在内的电子电路中的常用电子元件。在集成电路制造业中，集成在晶圆上的电感元件被称为片上(on-chip)电感。对于电感元件来说，品质因子q是最为重要的性能指标之一。
2、改善电感元件的品质因子q的关键是降低衬底引起的损耗。通常，可通过设置高阻衬底或设置接地屏蔽层(patterned ground shield，pgs)实现。其中，接地屏蔽层是在电感与衬底之间设置的一层尽可能低阻值的中间层，电流通过中间层直接到地，使得寄生电容(cox)的下极板相当于直接接地，从而有效减少了衬底损耗。相关技术中，可使用三种薄膜层作为接地屏蔽层，分别为底层金属、多晶硅和扩散层。
3、然而，采用底层金属作为接地屏蔽层，需要遵守半导体制造业的标准，在其制程下不能轻易改变其厚度，采用扩散层作为接地屏蔽层，难以对其阻值进行精准地调控，因此，亟待提供一种接地屏蔽层，能够在满足低电阻的基础上，对其厚度和阻值进行精准地调控。
技术实现思路
1、本申请提供了一种接地屏蔽层的形成方法，可以解决相关技术中提供的接地屏蔽层难以调控厚度和阻值的问题，该方法包括：
2、提供一衬底，所述衬底上形成有半导体器件，所述衬底中形成有sti结构；
3、在所述衬底上形成刻蚀停止层，所述刻蚀停止层覆盖所述半导体器件和所述sti结构，所述刻蚀停止层用于后续形成的接触孔
4、通过rf pvd工艺在所述介质层上沉积形成低阻金属层，所述低阻金属层的阻值小于10欧姆/平方单位(ω/sq)；
5、进行刻蚀，去除目标区域的低阻金属层，剩余的低阻金属层在所述sti结构上形成所述接地屏蔽层，所述接地屏蔽层是后续形成的电感与所述衬底之间的中间层。
6、在一些实施例中，所述低阻金属层的厚度为50埃至800埃。
7、在一些实施例中，所述低阻金属层为氮化钛层、铝层或铜层。
8、在一些实施例中，从俯视角度观察，所述接地屏蔽层由n个矩形的低阻金属层排成行和/或列组成。
9、在一些实施例中，所述刻蚀停止层包括氮化硅层。
10、在一些实施例中，所述进行刻蚀，去除目标区域的低阻金属层之后，还包括：
11、形成层间介质层，所述层间介质层覆盖所述刻蚀停止层、所述sti结构和所述接地屏蔽层并填充所述低阻金属层之间的空隙。
12、在一些实施例中，所述层间介质层为低介电常数材料，所述低介电常数材料的介电常数k小于4。
13、本申请技术方案，至少包括如下优点：
14、通过在形成接地屏蔽层的过程中，通过rf pvd工艺在介质层上沉积形成低阻金属层，相对于采用底层金属层和多晶硅层作为接地屏蔽层，采用rf-pvd工艺沉积低阻金属层可以精准、灵活地控制接地屏蔽层的厚度和阻值；同时，能够在保持低电阻的基础上尽可能降低接地屏蔽层的寄生电容，另外，由于接地屏蔽层形成于sti结构上方，因此能够减少接地屏蔽层自身电容性耦合产生的串扰。
本文档来自技高网...【技术保护点】
1.一种接地屏蔽层的形成方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述低阻金属层的厚度为50埃至800埃。
3.根据权利2所述的方法，其特征在于，所述低阻金属层为氮化钛层、铝层或铜层。
4.根据权利要求3所述的方法，其特征在于，从俯视角度观察，所述接地屏蔽层由N个矩形的低阻金属层排成行和/或列组成。
5.根据权利要求1至4任一所述的方法，其特征在于，所述刻蚀停止层包括氮化硅层。
6.根据权利要求5所述的方法，其特征在于，所述进行刻蚀，去除目标区域的低阻金属层之后，还包括：
7.根据权利要求6所述的方法，其特征在于，所述层间介质层为低介电常数材料，所述低介电常数材料的介电常数k小于4。
【技术特征摘要】
1.一种接地屏蔽层的形成方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述低阻金属层的厚度为50埃至800埃。
3.根据权利2所述的方法，其特征在于，所述低阻金属层为氮化钛层、铝层或铜层。
4.根据权利要求3所述的方法，其特征在于，从俯视角度观察，所述接地屏蔽层由n个矩形的低阻金属层排...
【专利技术属性】
技术研发人员：张小龙，蒙飞，谭艳琼，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。