超结MOS器件制造技术

本申请涉及半导体集成电路制造技术领域，具体涉及一种超结MOS器件。超结MOS器件包括：第一导电类型衬底层；第一导电类型漂移区，第一导电类型漂移区的下表面与第一导电类型衬底层的上表面接触；第二导电类型掺杂柱，第二导电类型掺杂柱位于第一导电类型漂移区的两侧；其中，第二导电类型掺杂柱的纵向长度小于第一导电类型漂移区的纵向长度；沟槽栅，沟槽栅位于第一导电类型漂移区上；沟槽栅的两侧由上至下依次形成有第一导电类型源区和第二导电类型体区，沟槽栅的下端伸入第一导电类型漂移区中；第二导电类型重掺杂埋层，第二导电类型重掺杂埋层设于第一导电类型漂移区中，第二导电类型重掺杂埋层的上表面与沟槽栅的下表面接触。

【技术实现步骤摘要】

本申请涉及半导体集成电路制造，具体涉及一种超结mos器件。

技术介绍

1、随着电子电力领域的发展，功率器件正逐步占有更多的市场份额，对功率mosfet器件的研究也逐步深入，为改善“硅极限”问题，许多创新的结构问世，其中利用电荷补偿改变漂移区内电场分布的超结mosfet器件拥有更高的耐压和更低的比导通电阻，获得了市场的青睐。但其仍然存在一些问题，需要进一步改进。目前超结mosfet器件栅结构分为平面栅和沟槽栅。

2、平面型栅结构存在寄生jfet效应，即在器件内相邻p型基区之间存在窄jfet区，阻碍了电流的流通，使得器件的导通电阻(on resistance，简称ron)增加，限制了器件的功率容量。

3、沟槽型结构的引入使得器件的沟道密度显著提升，降低了jfet区电阻。因此，该结构在有源区集成密度得到显著提高的同时，实现了ron的降低。但该结构也存在栅氧底部电场强度过高和沟道载流子迁移率过低的问题，严重影响了器件的性能。

技术实现思路

1、本申请提供了一种超结mos器件，可以解决相关技术中本文档来自技高网...

【技术保护点】

1.一种超结MOS器件，其特征在于，所述超结MOS器件包括：

2.如权利要求1所述的超结MOS器件，其特征在于，所述第二导电类型重掺杂埋层的宽度大于所述沟槽栅的宽度。

3.如权利要求1所述的超结MOS器件，其特征在于，所述第二导电类型重掺杂埋层的宽度为1.6um至2um。

4.如权利要求1所述的超结MOS器件，其特征在于，所述第二导电类型重掺杂埋层的掺杂浓度为K×1016atoms/cm2，其中K为1至9中的任意值。

5.如权利要求1所述的超结MOS器件，其特征在于，所述沟槽栅包括沟槽和填充所述沟槽的栅氧层和栅极多晶硅层；

6....

【技术特征摘要】

1.一种超结mos器件，其特征在于，所述超结mos器件包括：

2.如权利要求1所述的超结mos器件，其特征在于，所述第二导电类型重掺杂埋层的宽度大于所述沟槽栅的宽度。

3.如权利要求1所述的超结mos器件，其特征在于，所述第二导电类型重掺杂埋层的宽度为1.6um至2um。

4.如权利要求1所述的超结mos器件，其特征在于，所述第二导电类型重掺杂埋层的掺杂浓度为k×1016atoms/cm2，其中k为1至9中的任意值。

5.如权利要求1所述的超结mos器件，其特征...

【专利技术属性】
技术研发人员：杨伟，张静娴，倪运春，潘嘉，杨继业，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：