System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 改善LDMOS击穿电压的结构及其制造方法技术_技高网

改善LDMOS击穿电压的结构及其制造方法技术

技术编号:40969271 阅读:9 留言:0更新日期:2024-04-18 20:50
本发明专利技术提供一种改善LDMOS击穿电压的结构,包括第一导电类型的衬底,衬底上具有终端区和原胞区,在终端区和原胞区上形成有第二导电类型的埋层,在衬底上形成有外延层,在外延层上形成有第二导电类型的深掺杂阱;在外延层上形成有浅沟槽隔离以定义出LDMOS器件的有源区,在外延层和衬底上形成有深沟槽隔离以形成高压区和其他器件之间的隔离;利用离子注入形成的位于终端区和原胞区上第一导电类型的体区和第二导电类型的漂移区,体区和漂移区之间具有横向间距,在终端区上的深掺杂阱上形成有第二导电类型的掺杂阱;其中,终端区中的深掺杂阱与漂移区不接触,原胞区中的深掺杂阱与漂移区接触。本发明专利技术能够提高器件的整体击穿电压,设计成本低。

【技术实现步骤摘要】

本专利技术涉及半导体,特别是涉及一种改善ldmos击穿电压的结构及其制造方法。


技术介绍

1、dmos(double-diffused mos)由于具有耐高压,大电流驱动能力和极低功耗等特点,目前在电源管理电路中被广泛采用。在平面型ldmos(lateral dmos)器件中,随着应用电压不断增加,器件的终端隔离区ldmos和原胞区ldmos的bv(击穿电压)相差很大,使得器件的整体击穿电压偏低。

2、现有的ldmos结构(如图7所示),其中,以n-ldmos为例,各标号对应结构为:100—p型衬底,101—n型埋层(n-type buried layer,nbl),102—p型外延层,103—深n型阱(deepn-type well,dnw),104—场板介质层/浅沟槽隔离(shallow trench isolation,sti),105—深沟槽隔离(deep trench isolation,dti),106—n型阱注入,107—p型阱注入,108—n型漂移区注入,109—栅极多晶硅,110—n型重掺杂注入,111—p型重掺杂注入,201—栅绝缘介质层。

3、终端的区的ldmos部分的漂移区和原胞区ldmos的漂移区采用的是同样的设计,无法将终端区ldmos的漂移区和原胞区ldmos的漂移区分开优化。为使得终端隔离区和原胞区的击穿电压分别达到最佳的设计,以提高器件的整体击穿电压,现有的器件结构仍需要优化。

4、为解决上述问题,需要提出一种新型的改善ldmos击穿电压的结构及其制造方法。</p>

技术实现思路

1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种改善ldmos击穿电压的结构及其制造方法,用于解决现有技术中终端的区的ldmos部分的漂移区和原胞区ldmos的漂移区采用的是同样的设计,无法将终端区ldmos的漂移区和原胞区ldmos的漂移区分开优化的问题。

2、为实现上述目的及其他相关目的,本专利技术提供一种改善ldmos击穿电压的结构,包括:

3、第一导电类型的衬底,所述衬底上具有终端区和原胞区,所述终端区和所述元胞区位于高压区,在所述终端区和所述原胞区上形成有第二导电类型的埋层,在所述衬底上形成有外延层,在所述外延层上形成有第二导电类型的深掺杂阱;

4、在所述外延层上形成有浅沟槽隔离以定义出ldmos器件的有源区,在所述外延层和所述衬底上形成有深沟槽隔离以形成对于所述高压区和其他器件之间的隔离;

5、利用离子注入形成的位于所述终端区和所述原胞区上第一导电类型的体区和第二导电类型的漂移区,所述体区和所述漂移区之间具有横向间距,在所述终端区上的所述深掺杂阱上形成有第二导电类型的掺杂阱;其中,所述终端区中的所述深掺杂阱与所述漂移区不接触,所述原胞区中的所述深掺杂阱与所述漂移区接触;

6、栅介质层以及位于所述栅介质层上的栅极多晶硅层,以及位于所述栅介质层、所述栅极多晶硅层上的侧墙,所述栅介质层、所述栅极多晶硅层的一端延伸至所述体区上,其另一端延伸至相邻所述漂移区上的所述浅沟槽隔离上;

7、利用第二导电类型的离子注入形成的位于所述掺杂阱、所述体区、所述漂移区上的重掺杂区;其中,所述终端区上的所述深掺杂阱、所述掺杂阱、所述重掺杂区作为所述埋层的引出结构,所述漂移区上的所述重掺杂区作为漏端,所述体区上的所述重掺杂区作为源端,所述原胞区的ldmos的漏端的漂移区掺杂浓度大于所述终端区的ldmos器件漏端的漂移区掺杂浓度。

8、优选地,所述衬底为硅衬底。

9、优选地,所述衬底上形成有nldmos器件,所述nldmos器件中的所述第一导电类型为p型,所述第二导电类型为n型。

10、优选地,所述衬底上形成有pldmos器件,所述pldmos器件中的所述第一导电类型为n型,所述第二导电类型为p型。

11、优选地,所述终端区中形成有一个所述ldmos器件。

12、优选地,所述终端区、所述原胞区上相邻的两个所述ldmos器件共用同一所述体区。

13、优选地,所述栅介质层的材料为二氧化硅。

14、优选地,所述侧墙的材料为氧化硅。

15、优选地,所述结构还包括利用第一导电类型的离子注入形成的位于所述体区上的体区引出区。

16、本专利技术还提供一种上述的改善ldmos击穿电压的结构的制造方法,包括:

17、步骤一、提供第一导电类型的衬底,所述衬底上具有终端区和原胞区,所述终端区和所述元胞区位于高压区,在所述终端区和所述原胞区上形成第二导电类型的埋层,之后在所述衬底上形成外延层,在所述外延层上形成第二导电类型的深掺杂阱;

18、步骤二、在所述外延层上形成浅沟槽隔离以定义出ldmos器件的有源区,在所述外延层和所述衬底上形成深沟槽隔离以形成对于所述高压区和其他器件之间的隔离;

19、步骤三、利用离子注入形成位于所述终端区和所述原胞区上第一导电类型的体区和第二导电类型的漂移区,所述体区和所述漂移区之间具有横向间距,在所述终端区上的所述深掺杂阱上形成第二导电类型的掺杂阱;其中,所述终端区中的所述深掺杂阱与所述漂移区不接触,所述原胞区中的所述深掺杂阱与所述漂移区接触;

20、步骤四、形成栅介质层以及位于所述栅介质层上的栅极多晶硅层,形成位于所述栅介质层、所述栅极多晶硅层上的侧墙,所述栅介质层、所述栅极多晶硅层的一端延伸至所述体区上,其另一端延伸至相邻所述漂移区上的所述浅沟槽隔离上;

21、步骤五、利用第二导电类型的离子注入形成位于所述掺杂阱、所述体区、所述漂移区上的重掺杂区;其中,所述终端区上的所述深掺杂阱、所述掺杂阱、所述重掺杂区作为所述埋层的引出结构,所述漂移区上的所述重掺杂区作为漏端,所述体区上的所述重掺杂区作为源端,使得所述原胞区的ldmos的漏端的漂移区掺杂浓度大于所述终端区的ldmos器件漏端的漂移区掺杂浓度。

22、优选地,步骤一中的所述衬底为硅衬底。

23、优选地,步骤一中的所述衬底上形成有nldmos器件,所述nldmos器件中的所述第一导电类型为p型,所述第二导电类型为n型。

24、优选地,步骤一中的所述衬底上形成有pldmos器件,所述pldmos器件中的所述第一导电类型为n型,所述第二导电类型为p型。

25、优选地,步骤一中的所述终端区中形成有一个所述ldmos器件。

26、优选地,步骤一中的所述终端区、所述原胞区上相邻的两个所述ldmos器件共用同一所述体区。

27、优选地,步骤四中的所述栅介质层的材料为二氧化硅。

28、优选地,步骤四中利用热氧化的方法形成所述栅极介质层。

29、优选地,步骤四中所述形成位于所述栅极多晶硅层两侧的侧墙的方法包括:形成覆盖所述栅极多晶硅侧墙的侧墙材料层;回刻蚀所述侧墙材料层形成位于所述栅极多晶硅层两侧的侧墙。

30本文档来自技高网...

【技术保护点】

1.一种改善LDMOS击穿电压的结构,其特征在于,包括:

2.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述衬底为硅衬底。

3.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述衬底上形成有NLDMOS器件,所述NLDMOS器件中的所述第一导电类型为P型,所述第二导电类型为N型。

4.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述衬底上形成有PLDMOS器件,所述PLDMOS器件中的所述第一导电类型为N型,所述第二导电类型为P型。

5.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述终端区中形成有一个所述LDMOS器件。

6.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述终端区、所述原胞区上相邻的两个所述LDMOS器件共用同一所述体区。

7.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述栅介质层的材料为二氧化硅。

8.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述侧墙的材料为氧化硅。

9.根据权利要求1所述的改善LDMOS击穿电压的结构,其特征在于:所述结构还包括利用第一导电类型的离子注入形成的位于所述体区上的体区引出区。

10.根据权利要求1至9仍一项所述的改善LDMOS击穿电压的结构的制造方法,其特征在于,至少包括:

11.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤一中的所述衬底为硅衬底。

12.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤一中的所述衬底上形成有NLDMOS器件,所述NLDMOS器件中的所述第一导电类型为P型,所述第二导电类型为N型。

13.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤一中的所述衬底上形成有PLDMOS器件,所述PLDMOS器件中的所述第一导电类型为N型,所述第二导电类型为P型。

14.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤一中的所述终端区中形成有一个所述LDMOS器件。

15.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤一中的所述终端区、所述原胞区上相邻的两个所述LDMOS器件共用同一所述体区。

16.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤四中的所述栅介质层的材料为二氧化硅。

17.根据权利要求7所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤四中利用热氧化的方法形成所述栅极介质层。

18.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤四中所述形成位于所述栅极多晶硅层两侧的侧墙的方法包括:形成覆盖所述栅极多晶硅侧墙的侧墙材料层;回刻蚀所述侧墙材料层形成位于所述栅极多晶硅层两侧的侧墙。

19.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤四中的所述侧墙的材料为氧化硅。

20.根据权利要求1所述的改善LDMOS击穿电压的结构的制造方法,其特征在于:步骤五中还包括利用第一导电类型的离子注入形成位于所述体区上的体区引出区。

...

【技术特征摘要】

1.一种改善ldmos击穿电压的结构,其特征在于,包括:

2.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述衬底为硅衬底。

3.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述衬底上形成有nldmos器件,所述nldmos器件中的所述第一导电类型为p型,所述第二导电类型为n型。

4.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述衬底上形成有pldmos器件,所述pldmos器件中的所述第一导电类型为n型,所述第二导电类型为p型。

5.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述终端区中形成有一个所述ldmos器件。

6.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述终端区、所述原胞区上相邻的两个所述ldmos器件共用同一所述体区。

7.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述栅介质层的材料为二氧化硅。

8.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述侧墙的材料为氧化硅。

9.根据权利要求1所述的改善ldmos击穿电压的结构,其特征在于:所述结构还包括利用第一导电类型的离子注入形成的位于所述体区上的体区引出区。

10.根据权利要求1至9仍一项所述的改善ldmos击穿电压的结构的制造方法,其特征在于,至少包括:

11.根据权利要求1所述的改善ldmos击穿电压的结构的制造方法,其特征在于:步骤一中的所述衬底为硅衬底。

12.根据权利要求1所述的改善ldmos击穿电压的结构的...

【专利技术属性】
技术研发人员:许昭昭
申请(专利权)人:华虹半导体无锡有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1