改善LDMOS击穿电压的结构及其制造方法技术

本发明专利技术提供一种改善LDMOS击穿电压的结构，包括第一导电类型的衬底，衬底上具有终端区和原胞区，在终端区和原胞区上形成有第二导电类型的埋层，在衬底上形成有外延层，在外延层上形成有第二导电类型的深掺杂阱；在外延层上形成有浅沟槽隔离以定义出LDMOS器件的有源区，在外延层和衬底上形成有深沟槽隔离以形成高压区和其他器件之间的隔离；利用离子注入形成的位于终端区和原胞区上第一导电类型的体区和第二导电类型的漂移区，体区和漂移区之间具有横向间距，在终端区上的深掺杂阱上形成有第二导电类型的掺杂阱；其中，终端区中的深掺杂阱与漂移区不接触，原胞区中的深掺杂阱与漂移区接触。本发明专利技术能够提高器件的整体击穿电压，设计成本低。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种改善ldmos击穿电压的结构及其制造方法。

技术介绍

1、dmos(double-diffused mos)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在平面型ldmos(lateral dmos)器件中，随着应用电压不断增加，器件的终端隔离区ldmos和原胞区ldmos的bv(击穿电压)相差很大，使得器件的整体击穿电压偏低。

2、现有的ldmos结构(如图7所示)，其中，以n-ldmos为例，各标号对应结构为：100—p型衬底，101—n型埋层(n-type buried layer,nbl)，102—p型外延层，103—深n型阱(deepn-type well,dnw)，104—场板介质层/浅沟槽隔离(shallow trench isolation，sti)，105—深沟槽隔离(deep trench isolation，dti)，106—n型阱注入，107—p型阱注入，108—n型漂移区注入，109—栅极多晶硅，110—n型重掺杂注入，111—p型重掺杂注入，201本文档来自技高网...

【技术保护点】

1.一种改善LDMOS击穿电压的结构，其特征在于，包括：

2.根据权利要求1所述的改善LDMOS击穿电压的结构，其特征在于：所述衬底为硅衬底。

3.根据权利要求1所述的改善LDMOS击穿电压的结构，其特征在于：所述衬底上形成有NLDMOS器件，所述NLDMOS器件中的所述第一导电类型为P型，所述第二导电类型为N型。

4.根据权利要求1所述的改善LDMOS击穿电压的结构，其特征在于：所述衬底上形成有PLDMOS器件，所述PLDMOS器件中的所述第一导电类型为N型，所述第二导电类型为P型。

5.根据权利要求1所述的改善LDMOS击穿电压的结构，...

【技术特征摘要】

1.一种改善ldmos击穿电压的结构，其特征在于，包括：

2.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述衬底为硅衬底。

3.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述衬底上形成有nldmos器件，所述nldmos器件中的所述第一导电类型为p型，所述第二导电类型为n型。

4.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述衬底上形成有pldmos器件，所述pldmos器件中的所述第一导电类型为n型，所述第二导电类型为p型。

5.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述终端区中形成有一个所述ldmos器件。

6.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述终端区、所述原胞区上相邻的两个所述ldmos器件共用同一所述体区。

7.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述栅介质层的材料为二氧化硅。

8.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述侧墙的材料为氧化硅。

9.根据权利要求1所述的改善ldmos击穿电压的结构，其特征在于：所述结构还包括利用第一导电类型的离子注入形成的位于所述体区上的体区引出区。

10.根据权利要求1至9仍一项所述的改善ldmos击穿电压的结构的制造方法，其特征在于，至少包括：

11.根据权利要求1所述的改善ldmos击穿电压的结构的制造方法，其特征在于：步骤一中的所述衬底为硅衬底。

12.根据权利要求1所述的改善ldmos击穿电压的结构的...

【专利技术属性】
技术研发人员：许昭昭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：