半导体器件、半导体器件的制作方法以及三维存储器技术

本申请提供了一种半导体器件、半导体器件的制作方法以及三维存储器。该器件包括衬底、栅极结构以及两个外延部，其中，栅极结构位于衬底的部分表面上；两个外延部分别位于栅极结构的两侧的衬底中，外延部的预定截面的形状在靠近栅极结构的一侧具有至少两个尖角，且一个外延部的至少两个尖角沿着预定方向排列。该器件的两个外延部的预定截面的形状在靠近栅极结构的一侧具有至少两个尖角，且一个外延部的至少两个尖角沿着预定方向排列，两个外延部形成了至少两对相对的尖角，进一步增加沟道内的应力，从而提升半导体器件的性能，进而解决了现有技术中半导体器件的沟道内应力较低导致半导体性能较差的问题。

【技术实现步骤摘要】

本申请涉及半导体，具体而言，涉及一种半导体器件、半导体器件的制作方法以及三维存储器。

技术介绍

1、随着集成电路的发展，场效应管的特征尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加应力则能提高空穴的迁移率。嵌入式sige技术被广泛应用以提高pmos的性能，嵌入式sige技术通过在pmos在源区和漏区嵌入sige材料，能够向沟道区施加应力，使得pmos的性能得到显著的提升，再搭配特定的形状，典型的方法是通过六边形形状，可通过正对着的tips(尖角)来增加沟道内的应力，从而提高pmos的性能。同样，nmos管也能通过嵌入式外延层来提高沟道载流子的迁移率。

2、但是，随着工艺节点越来越先进，对半导体器件性能有了更高的要求，再加上工艺的不稳定，使得嵌入式外延层对半导体器件速度提高的效果在很多时候变得有限，因此，需要进一步提高沟道区受到的应力，从而进一步提高半导体器件的性能。

3、在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述本文档来自技高网...

【技术保护点】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，两个所述外延部的所述预定截面的形状分别为沿着所述预定方向排列，且依次连接的至少两个凸六边形构成的形状，任意两个相邻的所述凸六边形共用一条边。

3.根据权利要求1所述的半导体器件，其特征在于，所述外延部在预定表面上的投影与所述栅极结构在所述预定表面上的投影部分重叠，所述预定表面为垂直于所述预定方向的表面。

4.根据权利要求1所述的半导体器件，其特征在于，两个所述外延部的所述预定截面的形状均为相接的第一凸六边形和第二凸六边形，两个所述第一凸六边形的一条边均在所述衬底的靠...

【技术特征摘要】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，两个所述外延部的所述预定截面的形状分别为沿着所述预定方向排列，且依次连接的至少两个凸六边形构成的形状，任意两个相邻的所述凸六边形共用一条边。

3.根据权利要求1所述的半导体器件，其特征在于，所述外延部在预定表面上的投影与所述栅极结构在所述预定表面上的投影部分重叠，所述预定表面为垂直于所述预定方向的表面。

4.根据权利要求1所述的半导体器件，其特征在于，两个所述外延部的所述预定截面的形状均为相接的第一凸六边形和第二凸六边形，两个所述第一凸六边形的一条边均在所述衬底的靠近所述栅极结构的表面上。

5.根据权利要求4所述的半导体器件，其...

【专利技术属性】
技术研发人员：章伟强，郭廷晃，汪民武，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：