System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 抑制电流崩塌的HEMT器件结构及方法技术_技高网

抑制电流崩塌的HEMT器件结构及方法技术

技术编号:40596924 阅读:2 留言:0更新日期:2024-03-12 21:59
本发明专利技术公开了一种抑制电流崩塌的HEMT器件结构及方法。抑制电流崩塌的HEMT器件结构包括:外延结构,包括沿第一方向依次设置的异质结、P型半导体层和n++型重掺层,所述异质结内具有载流子沟道,所述载流子沟道的导带被所述n++型重掺层下拉至费米能级以下;以及,源极、漏极和栅极,所述源极、所述漏极与所述异质结电连接,所述栅极设置在所述P型半导体层上,所述栅极沿第二方向设置在所述源极和所述漏极之间,所述第二方向和所述第一方向交叉设置。本发明专利技术避免了在栅极附近进行如刻蚀,离子注入等额外的半导体制造工艺,避免了引入大量表面态,从而改善了器件的动态特性。

【技术实现步骤摘要】

本专利技术特别涉及一种抑制电流崩塌的hemt器件结构及方法,属于半导体器件。


技术介绍

1、当前两种实现p型栅增强型gan高电子迁移率晶体管(hemt)的主要技术有沟道区刻蚀和高阻钝化,通过对沟道区上p型(a1)gan进行刻蚀或者p型钝化形成高阻进而重现二维电子气(2deg)。这两种技术路线导致器件一定程度的电流崩塌,其一,刻蚀带来的表面损伤引入大量的缺陷态,器件在漏极工作电压下,栅极电子注入(a1)gan被表面陷阱捕获形成负电荷区,耗尽2deg,即所谓的虚栅模型;其二,离子注入后退火钝化沟道区p型gan带来的注入损伤,注入深度难以控制和退火导致的扩散进入2dge都会导致电流崩塌。

2、cn 115842041 a中的空穴注入结构可以足够靠近栅极,使得表面陷阱复合的更充分;同时避免了长距离的表面电荷传输,从而带来了更快的表面电荷转移,提高了表面陷阱复合效率,以达到空穴注入的最佳效果,然而,刻蚀损伤引入大量的表面态,在充放电过程中电子注入形成负电荷区,耗尽下方2deg导致电流崩塌;且刻蚀速度难以掌握,过刻和少刻都会导致2deg密度下降;钝化离子注入损伤以及离子扩散到沟道都会导致2deg电性能恶化。


技术实现思路

1、本专利技术的主要目的在于提供一种抑制电流崩塌的hemt器件结构及方法,不对沟道区进行任何损伤即实现2deg重现,可以获得极低表面态,改善器件的动态特性,从而克服现有技术中的不足。

2、为实现前述专利技术目的,本专利技术采用的技术方案包括:

<p>3、本专利技术一方面提供了一种抑制电流崩塌的hemt器件结构,其特征在于,包括:

4、外延结构,包括沿第一方向依次设置的异质结、p型半导体层和n++型重掺层,所述异质结内具有载流子沟道,所述载流子沟道的导带被所述n++型重掺层下拉至费米能级以下;

5、以及,源极、漏极和栅极,所述源极、所述漏极与所述异质结电连接,所述栅极设置在所述p型半导体层上,所述栅极沿第二方向设置在所述源极和所述漏极之间,所述第二方向和所述第一方向交叉设置。

6、在一较为具体的实施方案中,所述n++型重掺层设置在所述栅极与所述源极、所述栅极与所述漏极之间。

7、进一步的,所述p型半导体层包括沿所述第二方向依次设置在所述源极和所述漏极之间的第一部分、第二部分和第三部分,所述栅极设置在所述第二部分上,所述n++型重掺层设置在所述第一部分、所述第三部分上,在所述第二方向上,所述第一部分与所述源极之间的间距和所述第三部分与所述漏极之间的间距相等。

8、进一步的,所述外延结构的栅极区域具有一沟槽结构,所述沟槽结构的槽底位于所述p型半导体层,槽口位于所述n++型重掺层,所述栅极设置在所述沟槽结构内。

9、进一步的,所述n++型重掺层与所述栅极、所述源极、所述漏极之间经钝化层隔离。

10、在另一较为具体的实施方案中,所述n++型重掺层设置在所述栅极与所述源极或所述栅极与所述漏极之间。

11、进一步的,所述栅极与所述n++型重掺层电性接触。

12、进一步的,在所述第二方向上,所述源极与所述p型半导体层之间的间距和所述漏极与所述p型半导体层之间的间距不同。

13、进一步的,在所述第二方向上,所述源极和所述栅极位于所述n++型重掺层的同一侧,并且,所述源极与所述p型半导体层之间的间距大于所述漏极与所述p型半导体层之间的间距。

14、进一步的,所述n++型重掺层的掺杂浓度在5e18/cm3以上。

15、进一步的,所述n++型重掺层的厚度根据实际掺杂浓度调控,所述n++型重掺层的厚度在70nm以上。

16、本专利技术另一方面还提供了一种抑制hemt器件发生电流崩塌的方法,包括:

17、制备hemt器件的外延结构,所述外延结构包括沿第一方向依次设置的异质结、p型半导体层和n++型重掺层,所述异质结内具有载流子沟道,所述载流子沟道的导带被所述n++型重掺层下拉至费米能级以下;

18、以及,制备源极、漏极和栅极,且使所述源极、所述漏极与所述异质结电连接,所述栅极设置在所述p型半导体层上,所述栅极沿第二方向设置在所述源极和所述漏极之间,所述第二方向和所述第一方向交叉设置。

19、在一较为具体的实施方案中,所述的方法具体包括:在所述外延结构内加工形成一沟槽结构,且使所述沟槽结构的槽底位于所述p型半导体层、槽口位于所述n++型重掺层,之后在所述沟槽结构内制作所述栅极。

20、在另一较为具体的实施方案中,所述的方法具体包括:除去位于栅极区域和源极区域、漏极区域之间的部分p型半导体层,以及除去所述n++型重掺层的一部分并暴露所述p型半导体层,并在暴露的所述p型半导体层上制作所述栅极,所述n++型重掺层沿所述第二方向设置在所述栅极与所述源极或所述漏极之间。

21、进一步的,在所述第二方向上,所述源极和所述栅极位于所述n++型重掺层的同一侧,并且,所述源极与所述p型半导体层之间的间距大于所述漏极与所述p型半导体层之间的间距。

22、进一步的,所述n++型重掺层的掺杂浓度在5e18/cm3以上。

23、进一步的,所述n++型重掺层厚度根据实际掺杂浓度调控,所述n++型重掺层的厚度在70nm以上。

24、与现有技术相比,本专利技术的优点包括:

25、本专利技术直接在p型半导体上外延n++型重掺层,将二维势阱能级直接下拉到费米能级以下,无需刻蚀非栅区的p型半导体即可重现2deg,有效降低了栅极附近的表面态密度,提高器件的动态特性,从而得到高性能的hemt器件。

26、本专利技术避免了在栅极附近进行如刻蚀,离子注入等额外的半导体制造工艺,避免了引入大量表面态,从而改善了器件的动态特性。

本文档来自技高网
...

【技术保护点】

1.一种抑制电流崩塌的HEMT器件结构,其特征在于,包括:

2.根据权利要求1所述的抑制电流崩塌的HEMT器件结构,其特征在于:所述n++型重掺层设置在所述栅极与所述源极、所述栅极与所述漏极之间。

3.根据权利要求1或2所述的抑制电流崩塌的HEMT器件结构,其特征在于:所述P型半导体层包括沿所述第二方向依次设置在所述源极和所述漏极之间的第一部分、第二部分和第三部分,所述栅极设置在所述第二部分上,所述n++型重掺层设置在所述第一部分、所述第三部分上,在所述第二方向上,所述第一部分与所述源极之间的间距和所述第三部分与所述漏极之间的间距相等。

4.根据权利要求2所述的抑制电流崩塌的HEMT器件结构,其特征在于:所述外延结构的栅极区域具有一沟槽结构,所述沟槽结构的槽底位于所述P型半导体层,槽口位于所述n++型重掺层,所述沟槽结构由光刻,ICP刻蚀形成,所述栅极设置在所述沟槽结构内;

5.根据权利要求1所述的抑制电流崩塌的HEMT器件结构,其特征在于:所述n++型重掺层设置在所述栅极与所述源极或所述栅极与所述漏极之间;

6.根据权利要求5所述的抑制电流崩塌的HEMT器件结构,其特征在于:在所述第二方向上,所述源极与所述P型半导体层之间的间距和所述漏极与所述P型半导体层之间的间距不同;

7.根据权利要求1所述的抑制电流崩塌的HEMT器件结构,其特征在于:所述n++型重掺层的掺杂浓度为5E18/cm3以上;优选的,所述n++型重掺层的厚度在70nm以上。

8.一种抑制HEMT器件发生电流崩塌的方法,其特征在于,包括:

9.根据权利要求8所述的方法,其特征在于,具体包括:在所述外延结构内加工形成一沟槽结构,且使所述沟槽结构的槽底位于所述P型半导体层、槽口位于所述n++型重掺层,之后在所述沟槽结构内制作所述栅极;

10.根据权利要求8所述的方法,其特征在于:所述n++型重掺层的掺杂浓度在5E18/cm3以上;优选的,所述n++型重掺层厚度在70nm以上。

...

【技术特征摘要】

1.一种抑制电流崩塌的hemt器件结构,其特征在于,包括:

2.根据权利要求1所述的抑制电流崩塌的hemt器件结构,其特征在于:所述n++型重掺层设置在所述栅极与所述源极、所述栅极与所述漏极之间。

3.根据权利要求1或2所述的抑制电流崩塌的hemt器件结构,其特征在于:所述p型半导体层包括沿所述第二方向依次设置在所述源极和所述漏极之间的第一部分、第二部分和第三部分,所述栅极设置在所述第二部分上,所述n++型重掺层设置在所述第一部分、所述第三部分上,在所述第二方向上,所述第一部分与所述源极之间的间距和所述第三部分与所述漏极之间的间距相等。

4.根据权利要求2所述的抑制电流崩塌的hemt器件结构,其特征在于:所述外延结构的栅极区域具有一沟槽结构,所述沟槽结构的槽底位于所述p型半导体层,槽口位于所述n++型重掺层,所述沟槽结构由光刻,icp刻蚀形成,所述栅极设置在所述沟槽结构内;

5.根据权利要求1所述的抑制电流崩塌的hemt器件结...

【专利技术属性】
技术研发人员:王骁林志宇张育民徐科
申请(专利权)人:中国科学院苏州纳米技术与纳米仿生研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1