【技术实现步骤摘要】
本专利技术实施例涉及半导体封装，尤其涉及一种半导体芯片、晶圆及其制造方法、封装结构及封装方法。
技术介绍
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。相应的，对集成电路的封装要求也日益提高，在多芯片组件(multichip-module，mcm)x、y平面内的二维封装的基础上，沿z方向堆叠的3d封装技术得到了充分发展，且所述3d封装技术具有更高密度。
2、三维集成电路(3d ic：three-dimensional integrated circuit)是利用先进的芯片堆叠技术制备而成，将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快，从而满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。
3、根据三维集成电路中芯片间连接方法的不同，使堆叠的芯片能互连的技术分为金属引线封装(wire bonding)、倒装芯片封装(wafer bonding)以及穿透硅通孔封装(through silicon via，tsv)。其中，由于tsv封装技术具有能够使芯片在三维方向堆叠的密度增大、芯片之间的互连线缩短、外形尺寸减小，并且可以大大改善芯片速度和低功耗的性能，成为了三维集成电路中堆叠芯片实现互连的最常用的方法。
技术实现思路
1、本专利技术实施例解决的问题是提供一种半导体芯片、晶圆及其制造方法、封装结构及
2、为解决上述问题，本专利技术实施例提供一种半导体芯片，半导体芯片包括键合面，半导体芯片包括：衬底，包括器件区以及环绕器件区的密封环区；密封环结构，位于密封环区的衬底上方且密封环结构顶表面位于键合面一侧，密封环结构包括多个依次环绕器件区且间隔设置的子密封环，子密封环包括被键合面暴露的多个分立的封装焊垫，其中，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫与另一个子密封环中相邻封装焊垫错位排列。
3、相应的，本专利技术实施例还提供一种晶圆，包括多个本专利技术实施例提供的半导体芯片，多个半导体芯片围成纵横交错的切割道。
4、相应的，本专利技术实施例还提供一种封装结构，包括多个本专利技术实施例提供的半导体芯片，半导体芯片包括相键合的第一芯片和第二芯片，第一芯片的键合面与第二芯片的键合面相对设置，且第一芯片的封装焊垫与第二芯片的封装焊垫相键合。
5、相应的，本专利技术实施例还提供一种封装方法，包括：提供多个本专利技术实施例提供的半导体芯片，半导体芯片包括第一芯片和第二芯片；将第一芯片的键合面与第二芯片的键合面相对设置并实现键合，其中，第一芯片的封装焊垫与第二芯片的封装焊垫相键合。
6、相应的，本专利技术实施例还提供一种晶圆制造方法，晶圆包括键合面，晶圆制造方法包括：提供衬底，包括器件区和环绕器件区的密封环区；在密封环区的衬底上方形成密封环结构，密封环结构位于键合面一侧，密封环结构包括多个依次环绕器件区且间隔设置的子密封环，子密封环包括被键合面暴露的多个分立的封装焊垫，其中，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫与另一个子密封环中相邻封装焊垫错位排列。
7、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
8、本专利技术实施例提供的半导体芯片中，密封环结构包括多个依次环绕器件区且间隔设置的子密封环，子密封环包括被键合面暴露的多个分立的封装焊垫，其中，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫与另一个子密封环中相邻封装焊垫错位排列；通常器件区的键合面形成有分立的器件焊垫，相比于密封环区中采用连续的金属线作为密封环结构的方案，由于环状结构与分立的器件焊垫的结构排布差距较大，在对键合面进行研磨后，容易导致环状结构因整体凸起或凹陷(具体形貌与具体工艺条件和金属类型相关)，本专利技术实施例采用分立的封装焊垫构成密封环结构，有利于避免对键合面进行研磨后，因连续的金属线的结构较为凸起或凹陷，而导致密封环区与器件区的表面膜层厚度不均匀的问题，从而有利于提高键合面的表面平坦度，进而提高将芯片相互键合的键合效果，相应提高封装可靠性。
9、可选方案中，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫遮挡另一个子密封环中相邻封装焊垫之间的间隙，有利于对键合后的芯片进行切割时，减小切割应力延伸至器件区损伤半导体芯片的器件的概率，相应提高封装可靠性。
10、本专利技术实施例提供的晶圆中，通常器件区的键合面形成有分立的器件焊垫，相比于密封环区中采用连续的金属线作为密封环结构的方案，由于环状结构与分立的器件焊垫的结构排布差距较大，在对键合面进行研磨后，容易导致环状结构因整体凸起或凹陷(具体形貌与具体工艺条件和金属类型相关)，本专利技术实施例采用分立的封装焊垫构成密封环结构，有利于避免对键合面进行研磨后，因连续的金属线的结构较为凸起或凹陷，而导致密封环区与器件区的表面膜层厚度不均匀的问题，从而有利于提高键合面的表面平坦度，进而提高将晶圆相互键合的键合效果，相应提高封装可靠性。
11、本专利技术实施例提供的封装结构中，通常器件区的键合面形成有分立的器件焊垫，相比于密封环区中采用连续的金属线作为密封环结构的方案，由于环状结构与分立的器件焊垫的结构排布差距较大，在对键合面进行研磨后，容易导致环状结构因整体凸起或凹陷(具体形貌与具体工艺条件和金属类型相关)，本专利技术实施例采用分立的封装焊垫构成密封环结构，有利于避免对键合面进行研磨后，因连续的金属线的结构较为凸起或凹陷，而导致密封环区与器件区的表面膜层厚度不均匀的问题，从而有利于提高键合面的表面平坦度，进而提高第一芯片和第二芯片的键合效果，相应提高封装可靠性。
12、本专利技术实施例提供的封装方法中，通常器件区的键合面形成有分立的器件焊垫，相比于密封环区中采用连续的金属线作为密封环结构的方案，由于环状结构与分立的器件焊垫的结构排布差距较大，在对键合面进行研磨后，容易导致环状结构因整体凸起或凹陷(具体形貌与具体工艺条件和金属类型相关)，本专利技术实施例采用分立的封装焊垫构成密封环结构，有利于避免对键合面进行研磨后，因连续的金属线的结构较为凸起或凹陷，而导致密封环区与器件区的表面膜层厚度不均匀的问题，从而有利于提高键合面的表面平坦度，进而提高第一芯片和第二芯片的键合效果，相应提高封装可靠性。
13、本专利技术实施例提供的晶圆制造方法中，通常器件区的键合面形成有分立的器件焊垫，相比于密封环区中采用连续的金属线作为密封环结构的方案，由于环状结构与分立的器件焊垫的结构排布差距较大，在对键合面进行研磨后，容易导致环状结构因整体凸起或凹陷(具体形貌与具体工艺条件和金属类型相关)，本专利技术实施例采用分立的封装焊垫构成密封环结构，有利于避免对键合面进行研磨后，因连续的金属线的结构较为凸起或凹陷，而导致密封环区与器件区的表面膜层厚度不均匀的问题，从而有利于提高键合面的表面平坦度，进而提高将晶圆相互键合的键合效果，相应提高封本文档来自技高网...
【技术保护点】
1.一种半导体芯片，其特征在于，所述半导体芯片包括键合面，所述半导体芯片包括：
2.如权利要求1所述的半导体芯片，其特征在于，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫遮挡另一个子密封环中相邻封装焊垫之间的间隙。
3.如权利要求1所述的半导体芯片，其特征在于，位于所述器件区任一侧的密封环结构中，所述密封环结构的多个所述封装焊垫呈阵列排布，且相邻两个所述子密封环的封装焊垫在水平方向上错位排布。
4.如权利要求1所述的半导体芯片，其特征在于，所述半导体芯片还包括：器件焊垫，位于所述器件区中且被所述键合面暴露。
5.如权利要求4所述的半导体芯片，其特征在于，所述封装焊垫与所述器件焊垫的尺寸相同，或者，所述封装焊垫与所述器件焊垫的尺寸不相同。
6.如权利要求1所述的半导体芯片，其特征在于，相邻所述子密封环之间的间距为1μm至1000μm。
7.如权利要求1所述的半导体芯片，其特征在于，所述子密封环的数量为2个至20个。
8.如权利要求1所述的半导体芯片，其特征在于，所述封装焊垫的形状包括长方形或
9.如权利要求1所述的半导体芯片，其特征在于，所述封装焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的一种或多种。
10.一种晶圆，其特征在于，包括多个如权利要求1-9任一项所述的半导体芯片，多个所述半导体芯片围成纵横交错的切割道。
11.一种封装结构，其特征在于，包括：
12.如权利要求11所述的封装结构，其特征在于，所述第一芯片与所述第二芯片的键合面上的封装焊垫一一对应键合。
13.如权利要求11所述的封装结构，其特征在于，所述第一芯片的数量为多个、并集成于第一晶圆中，所述第二芯片的数量为多个、并集成于第二晶圆中，所述第一晶圆和第二晶圆的键合面相对设置并键合。
14.一种封装方法，其特征在于，包括：
15.如权利要求14所述的封装方法，其特征在于，所述第一芯片的数量为多个、并集成于第一晶圆中，所述第二芯片的数量为多个、并集成于第二晶圆中；
16.一种晶圆制造方法，其特征在于，所述晶圆包括键合面，所述晶圆制造方法包括：
17.如权利要求16所述的晶圆制造方法，其特征在于，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫遮挡另一个子密封环中相邻封装焊垫之间的间隙。
18.如权利要求16所述的晶圆制造方法，其特征在于，所述晶圆制造方法还包括：在所述衬底上方的器件区中形成器件焊垫，所述器件焊垫被所述键合面暴露。
19.如权利要求18所述的晶圆制造方法，其特征在于，在同一步骤中，在所述密封环区形成所述封装焊垫、以及在所述器件区形成所述器件焊垫。
20.如权利要求18所述的晶圆制造方法，其特征在于，所述封装焊垫与所述器件焊垫的尺寸相同；或者，所述封装焊垫与所述器件焊垫的尺寸不相同。
...【技术特征摘要】
1.一种半导体芯片，其特征在于，所述半导体芯片包括键合面，所述半导体芯片包括：
2.如权利要求1所述的半导体芯片，其特征在于，在任意相邻两个子密封环中，其中一个子密封环的封装焊垫遮挡另一个子密封环中相邻封装焊垫之间的间隙。
3.如权利要求1所述的半导体芯片，其特征在于，位于所述器件区任一侧的密封环结构中，所述密封环结构的多个所述封装焊垫呈阵列排布，且相邻两个所述子密封环的封装焊垫在水平方向上错位排布。
4.如权利要求1所述的半导体芯片，其特征在于，所述半导体芯片还包括：器件焊垫，位于所述器件区中且被所述键合面暴露。
5.如权利要求4所述的半导体芯片，其特征在于，所述封装焊垫与所述器件焊垫的尺寸相同，或者，所述封装焊垫与所述器件焊垫的尺寸不相同。
6.如权利要求1所述的半导体芯片，其特征在于，相邻所述子密封环之间的间距为1μm至1000μm。
7.如权利要求1所述的半导体芯片，其特征在于，所述子密封环的数量为2个至20个。
8.如权利要求1所述的半导体芯片，其特征在于，所述封装焊垫的形状包括长方形或圆形。
9.如权利要求1所述的半导体芯片，其特征在于，所述封装焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的一种或多种。
10.一种晶圆，其特征在于，包括多个如权利要求1-9任一项所述的半导体芯片，多个所述半导体芯片围成纵横交错的切割道。
【专利技术属性】
技术研发人员：史鲁斌，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。