【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例概括而言涉及电子电路的，更具体而言涉及用于同步时钟信号的谐振旋转钟控。
技术介绍
1、本文提供的
技术介绍
描述是为了概括地给出本公开的背景。当前提名的专利技术人的工作(就其在本
技术介绍
部分中描述的程度而言)以及在提交申请之时可能因其他原因不适合作为现有技术的描述的一些方面，既不被明确地也不被隐含地承认为本公开的现有技术。除非本文另外指出，否则本部分中描述的方案并不是本公开中的权利要求的现有技术，并且并不因为被包括在本部分中就被承认为是现有技术。
2、硅产业正朝着管芯(die)解体和基于芯粒(chiplet)的系统的方向发展，在这种系统中，更小的异构管芯被集成在单个衬底上，通过这种方式可以获得卓越的功能和增强的操作特性。在这种基于芯粒的系统上设计一种稳健、高速、低偏斜、低抖动和低功率的时钟是极具挑战性的。传统的全局异步局部同步(globally asynchronous locallysynchronous，gals)解决方案有多个设计开销和验证挑战，这使得设计人员普遍对异步解决方案望而却步。然而，针对基于芯粒的系统(跨多个管芯)实现时钟同步极其困难，而且仍然是多管芯系统中的一个关键挑战。
技术实现思路
【技术保护点】
1.一种多管芯系统，包括：
2.如权利要求1所述的系统，其中，相应RTWO的谐振环包括与彼此交叉耦合的第一环和第二环，其中，所述RTWO还包括耦合在所述第一环和所述第二环之间的一对或多对交叉耦合反相器。
3.如权利要求2所述的系统，其中，所述反相器被包括在所述基础管芯中。
4.如权利要求2所述的系统，其中，所述反相器被包括在所述第一管芯或所述第二管芯中的至少一者中。
5.如权利要求2所述的系统，其中，所述RTWO包括第一RTWO和第二RTWO，其中，所述第一RTWO的第一环短接到所述第二RTWO的第二环，并且所述第一RTWO的第二环短接到所述第二RTWO的第一环。
6.如权利要求1-5中任一项所述的系统，其中，所述谐振环是第一谐振环，并且其中，所述第一管芯还包括一个或多个第二谐振环，所述一个或多个第二谐振环在一个或多个位置与所述第一谐振环耦合。
7.如权利要求1-6中任一项所述的系统，还包括：
8.如权利要求7所述的系统，其中，所述使能电路用于：
9.如权利要求8所述的系统，其中，所述
10.如权利要求8或权利要求9所述的系统，其中，个体RTWO包括与相应RTWO的谐振环耦合的一个或多个可调谐电容器，并且其中，所述系统还包括与相应RTWO耦合的频率调谐电路，用于：
11.如权利要求10所述的系统，还包括就绪电路，用于：
12.如权利要求1-11中任一项所述的系统，其中，所述谐振环包括彼此不同的至少第一环拓扑和第二环拓扑的谐振环。
13.如权利要求12所述的系统，其中，所述第一环拓扑用于生成第一时钟信号并且所述第二环拓扑用于生成第二时钟信号，其中，所述第二时钟信号是所述第一时钟信号的频率缩放版本。
14.如权利要求13所述的系统，还包括耦合在所述第一环拓扑和所述第二环拓扑之间的晶体管，用于将所述第一环拓扑和第二环拓扑选择性地短接在一起。
15.如权利要求12或权利要求13所述的系统，其中，所述第一环拓扑和所述第二环拓扑的谐振环在所述基础管芯内在水平方向上与彼此重叠。
16.如权利要求2-15中任一项所述的系统，其中，所述RTWO中的至少一者还包括一个或多个开关，其中，个体开关耦合在相应一对或多对反相器与所述第一环或所述第二环之间，其中，所述开关用于选择性地将相应一对或多对反相器与所述第一环或所述第二环解耦以选择性地对相应RTWO进行功率门控。
17.如权利要求1-16中任一项所述的系统，其中，所述RTWO能在行波模式和驻波模式中操作。
18.如权利要求17所述的系统，其中，所述RTWO包括耦合在相应RTWO的第一环和第二环之间的一个或多个开关，其中，所述开关在所述RTWO处于驻波模式中时被闭合，并且在所述RTWO处于行波模式中时被断开。
19.一种插入件，包括：
20.如权利要求19所述的插入件，其中，所述同步时钟信号将被提供给两个或更多个管芯。
21.如权利要求19或权利要求20所述的插入件，其中，所述谐振环形成多个RTWO，所述多个RTWO包括与彼此交叉耦合的第一环和第二环，其中，所述RTWO还包括耦合在所述第一环和所述第二环之间的一对或多对交叉耦合反相器。
22.如权利要求21所述的插入件，其中，所述反相器被包括在所述插入件中。
23.如权利要求21所述的插入件，其中，所述反相器被包括在一个或多个管芯中，所述一个或多个管芯要被耦合到所述插入件以接收所述同步时钟信号。
24.一种装置，包括：
25.如权利要求24所述的装置，其中，所述一个或多个所选时钟信号被输出到多管芯系统的相应管芯。
26.如权利要求24或权利要求25所述的装置，其中，所述时钟选择电路用于基于所述装置的操作模式来选择所述一个或多个时钟信号。
27.如权利要求24-26中任一项所述的装置，其中，所述时钟选择电路包括：
28.如权利要求24-27中任一项所述的装置，其中，所述旋转钟控电路包括相应旋转行波振荡器(RTWO)的谐振环，其中，不同RTWO的谐振环在相应短接位置短接到彼此以形成旋转振荡器阵列(ROA)。
29.如权利要求28所述的装置，其中，所述谐振环是在多管芯系统的基础管芯中实现的，所述多管芯系统包括与所述基础管芯耦合的多个其他管芯。
...【技术特征摘要】
【国外来华专利技术】
1.一种多管芯系统，包括：
2.如权利要求1所述的系统，其中，相应rtwo的谐振环包括与彼此交叉耦合的第一环和第二环，其中，所述rtwo还包括耦合在所述第一环和所述第二环之间的一对或多对交叉耦合反相器。
3.如权利要求2所述的系统，其中，所述反相器被包括在所述基础管芯中。
4.如权利要求2所述的系统，其中，所述反相器被包括在所述第一管芯或所述第二管芯中的至少一者中。
5.如权利要求2所述的系统，其中，所述rtwo包括第一rtwo和第二rtwo，其中，所述第一rtwo的第一环短接到所述第二rtwo的第二环，并且所述第一rtwo的第二环短接到所述第二rtwo的第一环。
6.如权利要求1-5中任一项所述的系统，其中，所述谐振环是第一谐振环，并且其中，所述第一管芯还包括一个或多个第二谐振环，所述一个或多个第二谐振环在一个或多个位置与所述第一谐振环耦合。
7.如权利要求1-6中任一项所述的系统，还包括：
8.如权利要求7所述的系统，其中，所述使能电路用于：
9.如权利要求8所述的系统，其中，所述使能电路用于生成相位锁定信号以表明所有rtwo都被通电并且相位锁定。
10.如权利要求8或权利要求9所述的系统，其中，个体rtwo包括与相应rtwo的谐振环耦合的一个或多个可调谐电容器，并且其中，所述系统还包括与相应rtwo耦合的频率调谐电路，用于：
11.如权利要求10所述的系统，还包括就绪电路，用于：
12.如权利要求1-11中任一项所述的系统，其中，所述谐振环包括彼此不同的至少第一环拓扑和第二环拓扑的谐振环。
13.如权利要求12所述的系统，其中，所述第一环拓扑用于生成第一时钟信号并且所述第二环拓扑用于生成第二时钟信号，其中，所述第二时钟信号是所述第一时钟信号的频率缩放版本。
14.如权利要求13所述的系统，还包括耦合在所述第一环拓扑和所述第二环拓扑之间的晶体管，用于将所述第一环拓扑和第二环拓扑选择性地短接在一起。
15.如权利要求12或权利要求13所述的系统，其中，所述第一环拓扑和所述第二环拓扑的谐振环在所述基础管芯内在水平方向上与彼此重叠。
【专利技术属性】
技术研发人员：维纳亚克·本科特，拉格·库塔帕，萨蒂什·雅达，塔纳伊·卡尔尼克，迪利普·J·库里亚，耆那维恩·桑达拉姆·普里亚，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。