【技术实现步骤摘要】
本公开涉及半导体电路设计领域，特别涉及一种时钟延时电路及存储器。
技术介绍
1、随着半导体技术的发展，各行各业对存储器的性能、功耗和可靠性的要求也越来越高；存储器的工作基于不同相位的多个时钟信号驱动，而这些时钟信号通过存储器的延时锁相环(delay locked loop，dll)产生。
2、对于dll结构，dll结构内部具备大量的反相器传输链；如果dll结构工作在高频信号下，大量的反相器传输链会造成信号抖动的累计，从而造成信号的占空比偏移，若信号占空比偏移太大，甚至会丢失信号。
3、申请人在研究中发现，不同的温度、不同的驱动电压、不同的工艺流程都会造成dll结构中信号的占空比偏移；工艺流程的偏差无法人为避免，但对于温度的影响，可以通过调整电路结构并适配相应调整电路，以适配补偿温度对时钟信号的占空比偏移的影响。
技术实现思路
1、本公开实施例提供一种时钟延时电路及存储器，通过温度信息调整时钟信号的上升沿时间和/或下降沿时间，从而调节时钟信号的占空比，以补偿由温度造成的时钟信号的占空比偏移。
2、本公开一实施例提供了一种时钟延时电路，包括：延时电路，被配置为，接收初始时钟信号，并对初始时钟信号进行延时以输出目标时钟信号；温度控制电路，连接延时电路，被配置为，根据温度信息控制延时电路调节目标时钟信号的上升沿时间和/或下降沿时间。
3、温度升高，存储器中产生的时钟信号的占空比增大，即温度控制电路所接收的初始时钟信号的占空比增大，对于高电平有
4、另外，温度控制电路，包括：第一解码单元，被配置为，获取温度信息，并对温度信息进行解码以生成第一解码信号；延时电路被配置为，基于第一解码信号调节目标时钟信号的下降沿时间。
5、另外，第一解码信号设置为多位二进制信号，且第一解码信号中每一位码元对应不同的第一调节时间；延时电路基于第一解码信号中每一位码元的数值，获取第一解码信号对应的第一调节时间，并基于第一调节时间调节目标时钟信号的下降沿时间。通过将第一解码信号设置为多位二进制信号，准确控制不同温度下的第一调节时间，从而准确调节目标时钟信号的下降沿时间，以提高时钟延时电路对时钟信号的占空比补偿的准确性。
6、另外，温度控制电路，还包括：第二解码单元，被配置为，对温度信息以生成第二解码信号；延时电路被配置为，基于第二解码信号调节目标时钟信号的上升沿时间。
7、另外，第二解码信号设置为多位二进制信号，且第二解码信号中每一位码元对应不同的第二调节时间；延时电路基于第二解码信号中每一位码元的数值，获取第二解码信号对应的第二调节信号，并基于第二调节信号调节目标时钟信号的上升沿时间。通过将第二解码信号设置为多位二进制信号，准确控制不同温度下的第二调节时间，从而准确调节目标时钟信号的上升沿时间，以提高时钟延时电路对时钟信号的占空比补偿的准确性。
8、另外，第一解码单元和第二解码单元设置于同一解码单元中。
9、另外，第二解码单元包括：与逻辑电路，每一输入端用于接收第一解码信号中的不同码元，输出端用于输出第二解码信号。
10、另外，温度控制电路，还包括：温度感测单元，被配置为，感测时钟延时电路所在存储器的温度，并提供温度信息。
11、另外，延时电路，包括：第一时间调整电路和第二时间调整电路的至少一者，以及调整电路；调整电路被配置为，接收初始时钟信号，并对初始时钟信号进行延时以输出目标时钟信号；第一时间调整电路被配置为，根据温度信息控制延时电路调节目标时钟信号的下降沿时间；第二时间调整电路被配置为，根据温度信息控制延时电路调节目标时钟信号的上升沿时间。
12、另外，调整电路，包括：第一pmos管，栅极用于接收初始时钟信号，源极用于接收电源信号，漏极连接第一nmos管的漏极；第一nmos管的栅极用于接收时钟信号，源极用于接地；第一pmos管的漏极和第一nmos管的漏极用于输出目标时钟信号。
13、另外，第一时间调整电路，包括：第二pmos管，栅极连接第一pmos管的栅极，源极连接第一驱动管组，漏极连接第一pmos管的漏极；第一驱动管组包括：并联的至少一个驱动pmos管，其中，每一驱动pmos管的栅极用于接收温度信息，源极用于接收电源信号，漏极连接第一pmos管的源极。
14、另外，第二时间调整电路，包括：第二nmos管，栅极连接第一nmos管的栅极，源极连接第二驱动管组，漏极连接第一nmos管的漏极；第二驱动管组包括：并联的至少一个驱动nmos管，其中，每一驱动nmos管的栅极用于接收温度信息，源极用于接地，漏极连接第一nmos管的源极。
15、另外，第一pmos管的尺寸为第一nmos管的尺寸的三倍。通过调节第一pmos管的尺寸和第一nmos管的尺寸，使得第一pmos管和第二nmos管在相同的有效栅极电压下的驱动能力一致，以提高对生成的目标时钟信号的上升沿时间和下降沿时间的准确控制。
16、另外，多个驱动pmos管的尺寸相同。通过调节驱动pmos管的尺寸，保证第一驱动管组中每一驱动pmos管对目标时钟信号下降沿时间的调节程度相同，以提高对生成的目标时钟信号的下降沿时间的准确控制。
17、本公开又一实施例还提供了一种存储器，包括：延时锁相环，用于提供不同相位的多个初始时钟信号；输出延时电路，基于上述实施例提供的时钟延时电路设置，连接延时锁相环，被配置为，对初始时钟信号进行延时以输出目标时钟信号，通过温度信息调整初始时钟信号的上升沿时间和/或下降沿时间，从而调节延时锁相环生成的时钟信号的占空比，以补偿温度对延时锁相环所产生的时钟信号的占空比影响。
本文档来自技高网...【技术保护点】
1.一种时钟延时电路，其特征在于，包括：
2.根据权利要求1所述的时钟延时电路，其特征在于，所述温度控制电路，包括：
3.根据权利要求2所述的时钟延时电路，其特征在于，包括：
4.根据权利要求1或2所述的时钟延时电路，其特征在于，所述温度控制电路，还包括：
5.根据权利要求4所述的时钟延时电路，其特征在于，包括：
6.根据权利要求4所述的时钟延时电路，其特征在于，所述第一解码单元和所述第二解码单元设置于同一解码单元中。
7.根据权利要求4所述的时钟延时电路，其特征在于，所述第二解码单元包括：与逻辑电路，每一输入端用于接收所述第一解码信号中的不同码元，输出端用于输出所述第二解码信号。
8.根据权利要求2所述的时钟延时电路，其特征在于，所述温度控制电路，还包括：温度感测单元，被配置为，感测所述时钟延时电路所在存储器的温度，并提供温度信息。
9.根据权利要求1所述的时钟延时电路，其特征在于，所述延时电路，包括：
10.根据权利要求9所述的时钟延时电路，其特征在于，所述调整电路，包
11.根据权利要求10所述的时钟延时电路，其特征在于，所述第一时间调整电路，包括：
12.根据权利要求10所述的时钟延时电路，其特征在于，所述第二时间调整电路，包括：
13.根据权利要求10所述的时钟延时电路，其特征在于，所述第一PMOS管的尺寸为所述第一NMOS管的尺寸的三倍。
14.根据权利要求11所述的时钟延时电路，其特征在于，多个所述驱动PMOS管的尺寸相同。
15.一种存储器，其特征在于，包括：
...【技术特征摘要】
1.一种时钟延时电路，其特征在于，包括：
2.根据权利要求1所述的时钟延时电路，其特征在于，所述温度控制电路，包括：
3.根据权利要求2所述的时钟延时电路，其特征在于，包括：
4.根据权利要求1或2所述的时钟延时电路，其特征在于，所述温度控制电路，还包括：
5.根据权利要求4所述的时钟延时电路，其特征在于，包括：
6.根据权利要求4所述的时钟延时电路，其特征在于，所述第一解码单元和所述第二解码单元设置于同一解码单元中。
7.根据权利要求4所述的时钟延时电路，其特征在于，所述第二解码单元包括：与逻辑电路，每一输入端用于接收所述第一解码信号中的不同码元，输出端用于输出所述第二解码信号。
8.根据权利要求2所述的时钟延时电路，其特征在于，所述温度控...
【专利技术属性】
技术研发人员：李思曼，严允柱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。