高压半导体器件及其制造方法技术

本发明专利技术提供一种高压半导体器件及其制造方法，所述高压半导体器件包括：基底；形成于基底中的第一阱区和第二阱区；形成于第一阱区和第二阱区中的场注入区，场注入区与第一阱区和第二阱区均交叠；形成于第一阱区中的源区；形成于第二阱区中的漏区；覆盖于基底表面的场氧化层和栅氧化层，场氧化层位于场注入区之上；设置于源区和漏区之间、形成于场氧化层和栅氧化层上的栅极。高压半导体器件中第二阱区和场注入区共同构成该高压半导体器件的漂移区。当漏端加高压时，与第一阱区交叠部分的场注入区将会耗尽，因此，改善了鸟嘴附近的电场分布，提高半导体器件的击穿电压。在不改变工艺流程和增加制造成本的前提下，最大限度的提高了器件的击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体器件
，特别涉及一种。
技术介绍
高压半导体器件特别是高压金属氧化物半导体(HVMOS，high voltagemetal oxide semiconductor)晶体管具有优良的开关特性，故已被广泛应用在中央处理器供电电 源、电源管理系统、直流/交流转换器、平板电视驱动器、以及消费类电子产品等领域。对于高压半导体器件来说，最大限度的提高其击穿电压是业内一直努力的方向。 例如，高压PMOS晶体管经常采用扩展漏端结构，这种晶体管采用浓度较小的扩散掺杂区作 为PMOS晶体管的漂移区，以扩展其漏端，用于承受高的电压，并且在漏端上方覆盖有场氧 化层，用于承受漏端和栅极之间的高电压。而且，这种高压晶体管和低压晶体管可以通过一 套工艺流程同时制造。在实际的工艺流程中，场氧化层下面一般还需要形成场注入区用于 防止寄生场管的开启。图1是现有技术的一种高压PMOS晶体管的结构示意图，如图所示，半导体衬底10 上形成有N型掩埋层11，N型掩埋层上的外延层内具有相邻排列的P阱区13和N阱区12， N阱区12内具有源区16，P阱区13内具有漏区17，所述P阱区13和N阱区12上形成有场 氧化层15和栅氧化层19，所述场氧化层15下面的场注入区14完全位于P阱区13中。该 高压PMOS晶体管采用P阱区13和场注入区14叠加共同作为漂移区。由于叠加后的P阱 区13和场注入区14的掺杂浓度较高，当在漏区17施加高电压时，电场将集中在漏区鸟嘴 附近，造成该处最先被击穿，其击穿电压为35V，图2示出了该高压PMOS晶体管击穿特性的 实验曲线图。另外还有一种改进型的高压PMOS晶体管，如图3所示，该高压PMOS晶体管制造过 程中，用掩膜版挡住P阱区23表面，使得PMOS的漏端没有离子注入，这样一来，只有P阱区 23作为漂移区，而在场氧化层25下没有形成场注入区。与图1中的高压PMOS晶体管比较， 相当于降低了漂移区的掺杂浓度，击穿电压得到了提高，可以达到56V，图4示出了该高压 PMOS晶体管击穿特性的实验曲线图。但是，由于P阱区23与N阱区22的结深相近，掺杂浓 度也基本相当，当施加电压时，P阱区23无法完全耗尽，因此，击穿仍发生在漏端鸟嘴附近， 为横向击穿，其击穿电压仍低于P阱区23与N型掩埋层21之间的击穿电压(72V)。
技术实现思路
本专利技术解决的问题是如何进一步提高高压半导体器件的击穿电压。为解决上述问题，本专利技术提供一种高压半导体器件，包括基底；形成于所述基底中的第一阱区和第二阱区；形成于所述第一阱区和第二阱区中的场注入区，所述场注入区与第一阱区和第二 阱区均交叠；形成于所述第一阱区中的源区；形成于所述第二阱区中的漏区；覆盖于所述基底表面的场氧化层和栅氧化层，所述场氧化层位于所述场注入区之 上；设置于所述源区和漏区之间、形成于所述场氧化层和栅氧化层上的栅极。可选的，所述第一阱区和第二阱区相隔或相邻。所述场注入区与所述第一阱区交叠为第一长度，所述场注入区与所述第二阱区交叠为第二长度。所述第一长度与第二长度之和小于或等于所述场注入区的长度。优选的，所述第一长度为2-5 μ m，所述第二长度为1-5 μ m。所述基底包括N型掩埋层以及所述N型掩埋层之上的外延层，所述第一阱区和第 二阱区形成于所述外延层中。所述第一阱区的导电类型为N型，所述第二阱区的导电类型为P型，所述场注入区 的导电类型为P型。所述第二阱区和场注入区共同为漂移区，加电状态下，电场最强处位于第一阱区 与第二阱区和场注入区叠加区的交界处。此外，本专利技术还提供一种高压半导体器件的制造方法，包括提供基底；在所述基底中形成第一阱区和第二阱区；在所述第一阱区和第二阱区内形成场注入区，所述场注入区与第一阱区和第二阱 区均交叠；在基底表面上依次形成场氧化层和栅氧化层，所述场氧化层位于所述场注入区之 上；在所述场氧化层和栅氧化层上形成栅极；在所述第一阱区中形成源区，在所述第二阱区中形成漏区，所述源区和漏区分别 位于所述栅极的两侧。其中，场氧化层和栅氧化层采用LOCOS工艺制造。与现有技术相比，上述技术方案具有以下优点图1和图2所示的现有技术中，鸟嘴处P型杂质离子的浓度高，容易造成电场在此 集中，而本专利技术的高压半导体器件中，鸟嘴附近P型杂质离子浓度较低而且结深浅，P型杂 质离子总量低，容易耗尽，这样就将电场最强处转移至靠近漏区的场氧化层下，也即在第一 阱区与第二阱区和场注入区叠加区的交界处。这样一来，第二阱区和场注入区共同构成该高压半导体器件的漂移区。当漏端加 高压时，与第一阱区交叠部分的场注入区将会耗尽，因此，改善了鸟嘴附近的电场分布，提 高半导体器件的击穿电压。在不改变工艺流程和增加制造成本的前提下，最大限度的提高 了器件的击穿电压。附图说明通过附图所示，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示 出本专利技术的主旨。图1为现有技术的一种高压PMOS晶体管的结构示意图；图2为图1中高压PMOS晶体管击穿特性的实验曲线图；图3为现有技术的另一种高压PMOS晶体管的结构示意图；图4为图3中高压PMOS晶体管击穿特性的实验曲线图；图5为本专利技术实施例中高压PMOS晶体管的结构示意图；图6为图5中高压PMOS晶体管击穿特性的实验曲线图；图7为本专利技术另一实施例中高压PMOS晶体管的结构示意图；图8为本专利技术实施例中高压PMOS晶体管制造方法的流程图；图9至图14为本专利技术实施例中高压PMOS晶体管制造方法的示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以 采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的 情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。以下结合附图详细说明本专利技术提供的高压半导体器件的实施例，本实施例中以高 压PMOS晶体管为示例。图5为本实施例中高压PMOS晶体管的结构示意图。如图所示，高压半导体器件包括基底101 ；形成于所述基底101中的第一阱区104和第二阱区105 ；形成于所述第 一阱区104和第二阱区105中的场注入区106，所述场注入区106与第一阱区104和第二 阱区105均交叠；形成于所述第一阱区104中的源区108 ；形成于所述第二阱区105中的漏 区107 ；覆盖于所述基底101表面的场氧化层109和栅氧化层110，所述场氧化层109位于 所述场注入区106之上；设置于所述源区108和漏区107之间、形成于所述场氧化层109和 栅氧化层110上的栅极111，栅极111两侧的侧墙112。具体的，所述基底101例如为P型硅衬底，基底101还可以为元素半导体材料，例 如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以为化合物半导体材料本文档来自技高网...

【技术保护点】
一种高压半导体器件，其特征在于，包括：基底；形成于所述基底中的第一阱区和第二阱区；形成于所述第一阱区和第二阱区中的场注入区，所述场注入区与第一阱区和第二阱区均交叠；形成于所述第一阱区中的源区；形成于所述第二阱区中的漏区；覆盖于所述基底表面的场氧化层和栅氧化层，所述场氧化层位于所述场注入区之上；设置于所述源区和漏区之间、形成于所述场氧化层和栅氧化层上的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡林辉，姜艳，刘先锋，黄海涛，徐旭，
申请(专利权)人：上海新进半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]