【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种半导体结构及其制备方法。
技术介绍
1、静电放电(electro-static discharge，esd)现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象，由于放电时间极短，放电过程中会产生很大的电流；对于集成电路而言，芯片更容易受到静电放电(esd)引起的损坏，这种大电流会损伤甚至烧毁内部器件，导致芯片失效；芯片生产运输使用的各个环节都有可能出现静电放电现象，因此芯片的esd防护措施对于其可靠性是不可或缺的。
2、直连触发的可控硅整流器(例如，nwell to pwell directly connectedsilicon-controlled rectifier)是一种低触发电压的scr器件，其具有电阻小、鲁棒性高等诸多优势，广泛应用于先进工艺下的esd防护中。然而，dcscr存在开启速度较慢，过冲电压较高的问题。
技术实现思路
1、有鉴于此，本公开实施例为解决现有技术中存在的至少一个问题而提供一种半导体结构及其制备方法。
2、为达到上述目的，本公开实施例的技术方案是这样实现的：
3、本公开实施例的第一方面提供了一种半导体结构，所述半导体结构包括：衬底；位于所述衬底内邻接设置的n型阱和p型阱；位于所述n型阱内的第一n型掺杂区和第一p型掺杂区；所述第一p型掺杂区被配置为连接正极；位于所述p型阱内的第二n型掺杂区和第二p型掺杂区；所述第二n型掺杂区被配置为连接负极；所述第一n型掺杂区与所述第二p型掺杂区
4、在一些实施例中，所述衬底为p型衬底；所述n型阱包围所述p型阱且暴露出所述p型阱远离所述衬底的一面。
5、在一些实施例中，所述半导体结构还包括位于所述衬底内的n型深阱，所述n型阱和所述p型阱中至少所述p型阱设于所述n型深阱上。
6、在一些实施例中，所述半导体结构还包括位于所述衬底内的第四p型掺杂区，所述第四p型掺杂区环绕所述n型阱。
7、在一些实施例中，所述衬底为n型衬底；所述p型阱包围所述n型阱且暴露出所述n型阱远离所述衬底的一面。
8、在一些实施例中，所述半导体结构还包括位于所述衬底内的p型深阱，所述n型阱和所述p型阱中至少所述n型阱设于所述p型深阱上。
9、在一些实施例中，所述半导体结构还包括位于所述衬底内的第四n型掺杂区，所述第四n型掺杂区环绕所述p型阱。
10、在一些实施例中，所述第一p型掺杂区位于所述第一n型掺杂区和所述第二p型掺杂区之间；所述第二n型掺杂区位于所述第二p型掺杂区和所述第一p型掺杂区之间。
11、在一些实施例中，所述半导体结构还包括隔离结构；所述隔离结构包括位于所述第一n型掺杂区和所述第一p型掺杂区之间的第一隔离结构、位于所述第一p型掺杂区和所述第二n型掺杂区之间的第二隔离结构、位于所述第二n型掺杂区和所述第二p型掺杂区之间的第三隔离结构、位于所述第二p型掺杂区和所述第四p型掺杂区或所述第四n型掺杂区之间的第四隔离结构，以及位于所述第一n型掺杂区和所述第四p型掺杂区或所述第四n型掺杂区之间的第五隔离结构。
12、在一些实施例中，所述第一p型掺杂区、所述第三p型掺杂区、所述n型阱和所述p型阱形成pnp型晶体管；所述第一p型掺杂区和所述第三p型掺杂区为所述pnp型晶体管的发射极。
13、在一些实施例中，所述第二n型掺杂区、所述第三n型掺杂区、所述p型阱和所述n型阱形成npn型晶体管；所述第二n型掺杂区和所述第三n型掺杂区为所述npn型晶体管的发射极。
14、在一些实施例中，所述n型阱具有第一电阻；所述第一电阻与所述pnp型晶体管的基极连接；所述pnp型晶体管的基极与所述npn型晶体管的集电极连接。
15、在一些实施例中，所述p型阱具有第二电阻；所述第二电阻与所述npn型晶体管的基极连接；所述npn型晶体管的基极与所述pnp型晶体管的集电极连接。
16、在一些实施例中，所述第一p型掺杂区、所述第三p型掺杂区、所述n型阱和所述第一n型掺杂区形成第一二极管；所述第二n型掺杂区、所述第三n型掺杂区、所述p型阱和所述第二p型掺杂区形成第二二极管。
17、本公开实施例的第二方面提供了一种半导体结构的制备方法，所述方法包括：提供衬底；在所述衬底内形成邻接设置的n型阱和p型阱；在所述n型阱内形成第一n型掺杂区和第一p型掺杂区；通过第一离子注入工艺在所述n型阱内、所述第一p型掺杂区下方形成与所述第一p型掺杂区邻接的第三p型掺杂区；所述第三p型掺杂区的掺杂浓度大于所述第一p型掺杂区的掺杂浓度；在所述p型阱内形成第二n型掺杂区和第二p型掺杂区；通过第二离子注入工艺在所述p型阱内、所述第二n型掺杂区下方形成与所述第二n型掺杂区邻接的第三n型掺杂区；所述第三n型掺杂区的掺杂浓度大于所述第二n型掺杂区的掺杂浓度。
18、本公开实施例的第三方面提供了一种半导体结构的制备方法，所述方法包括：提供衬底；在所述衬底内形成邻接设置的n型阱和p型阱；在所述n型阱内形成第一n型掺杂区；通过第一离子注入工艺在所述n型阱内形成第三p型掺杂区；在所述n型阱内、所述第三p型掺杂区上形成与所述第三p型掺杂区邻接的第一p型掺杂区；所述第三p型掺杂区的掺杂浓度大于所述第一p型掺杂区的掺杂浓度；在所述p型阱内形成第二p型掺杂区；通过第二离子注入工艺在所述p型阱内形成第三n型掺杂区；在所述p型阱内、所述第三n型掺杂区上形成与所述第三n型掺杂区邻接的第二n型掺杂区；所述第三n型掺杂区的掺杂浓度大于所述第二n型掺杂区的掺杂浓度。
19、在一些实施例中，所述第一离子注入工艺和所述第二离子注入工艺为晕环离子注入工艺。
20、本公开实施例提供了一种半导体结构及其制备方法，所述半导体结构包括：衬底；位于所述衬底内邻接设置的n型阱和p型阱；位于所述n型阱内的第一n型掺杂区和第一p型掺杂区；所述第一p型掺杂区被配置为连接正极；位于所述p型阱内的第二n型掺杂区和第二p型掺杂区；所述第二n型掺杂区被配置为连接负极；所述第一n型掺杂区与所述第二p型掺杂区电连接；位于所述n型阱内、所述第一p型掺杂区下方且与所述第一p型掺杂区邻接设置的第三p型掺杂区；所述第三p型掺杂区的掺杂浓度大于所述第一p型掺杂区的掺杂浓度；位于所述p型阱内、所述第二n型掺杂区下方且与所述第二n型掺杂区邻接设置的第三n型掺杂区；所述第三n型掺杂区的掺杂浓度大于所述第二n型掺杂区的掺杂浓度。
21、本公开通过在第一p型掺杂区的下方设置掺杂浓度大于第一p型掺杂区的第三p型掺杂区，使得第一p型掺杂区和第三p型掺本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述衬底为P型衬底；所述N型阱包围所述P型阱且暴露出所述P型阱远离所述衬底的一面。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的N型深阱，所述N型阱和所述P型阱中至少所述P型阱设于所述N型深阱上。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的第四P型掺杂区，所述第四P型掺杂区环绕所述N型阱。
5.根据权利要求1所述的半导体结构，其特征在于，所述衬底为N型衬底；所述P型阱包围所述N型阱且暴露出所述N型阱远离所述衬底的一面。
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的P型深阱，所述N型阱和所述P型阱中至少所述N型阱设于所述P型深阱上。
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的第四N型掺杂区，所述第四N型掺杂区环绕所述P型阱。
8.根据权利
9.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括隔离结构；所述隔离结构包括位于所述第一N型掺杂区和所述第一P型掺杂区之间的第一隔离结构、位于所述第一P型掺杂区和所述第二N型掺杂区之间的第二隔离结构、位于所述第二N型掺杂区和所述第二P型掺杂区之间的第三隔离结构、位于所述第二P型掺杂区和所述第四P型掺杂区或所述第四N型掺杂区之间的第四隔离结构，以及位于所述第一N型掺杂区和所述第四P型掺杂区或所述第四N型掺杂区之间的第五隔离结构。
10.根据权利要求1所述的半导体结构，其特征在于，所述第一P型掺杂区、所述第三P型掺杂区、所述N型阱和所述P型阱形成PNP型晶体管；所述第一P型掺杂区和所述第三P型掺杂区为所述PNP型晶体管的发射极。
11.根据权利要求10所述的半导体结构，其特征在于，所述第二N型掺杂区、所述第三N型掺杂区、所述P型阱和所述N型阱形成NPN型晶体管；所述第二N型掺杂区和所述第三N型掺杂区为所述NPN型晶体管的发射极。
12.根据权利要求11所述的半导体结构，其特征在于，所述N型阱具有第一电阻；所述第一电阻与所述PNP型晶体管的基极连接；所述PNP型晶体管的基极与所述NPN型晶体管的集电极连接。
13.根据权利要求11所述的半导体结构，其特征在于，所述P型阱具有第二电阻；所述第二电阻与所述NPN型晶体管的基极连接；所述NPN型晶体管的基极与所述PNP型晶体管的集电极连接。
14.根据权利要求1所述的半导体结构，其特征在于，所述第一P型掺杂区、所述第三P型掺杂区、所述N型阱和所述第一N型掺杂区形成第一二极管；所述第二N型掺杂区、所述第三N型掺杂区、所述P型阱和所述第二P型掺杂区形成第二二极管。
15.一种半导体结构的制备方法，其特征在于，所述方法包括：
16.一种半导体结构的制备方法，其特征在于，所述方法包括：
17.根据权利要求15或16所述的半导体结构的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺为晕环离子注入工艺。
...【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述衬底为p型衬底；所述n型阱包围所述p型阱且暴露出所述p型阱远离所述衬底的一面。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的n型深阱，所述n型阱和所述p型阱中至少所述p型阱设于所述n型深阱上。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的第四p型掺杂区，所述第四p型掺杂区环绕所述n型阱。
5.根据权利要求1所述的半导体结构，其特征在于，所述衬底为n型衬底；所述p型阱包围所述n型阱且暴露出所述n型阱远离所述衬底的一面。
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的p型深阱，所述n型阱和所述p型阱中至少所述n型阱设于所述p型深阱上。
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括位于所述衬底内的第四n型掺杂区，所述第四n型掺杂区环绕所述p型阱。
8.根据权利要求4或7所述的半导体结构，其特征在于，所述第一p型掺杂区位于所述第一n型掺杂区和所述第二p型掺杂区之间；所述第二n型掺杂区位于所述第二p型掺杂区和所述第一p型掺杂区之间。
9.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括隔离结构；所述隔离结构包括位于所述第一n型掺杂区和所述第一p型掺杂区之间的第一隔离结构、位于所述第一p型掺杂区和所述第二n型掺杂区之间的第二隔离结构、位于所述第二n型掺杂区和所述第二p型掺杂区之间的第三隔离结构、位于所述第二p型掺杂区和...
【专利技术属性】
技术研发人员：宋彬，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。