【技术实现步骤摘要】
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。
技术介绍
1、随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升存储器的工作速度和降低它的功耗，金属氧化物半导体场效应晶体管（metal-oxide-semiconductor field-effect transistor，mosfet）器件的特征尺寸不断缩小，进而mosfet器件面临一系列的挑战。
2、现有技术中，由于动态随机存储器电容器的高深宽比高达35:1，需要提供电容接触窗增加单位面积电容密度。随着几何尺寸按照摩尔定律不断减小，电容接触窗与电容的接触电阻不断增大；另一方面，在电容器形成过程中，要经过多道干法刻蚀和湿法刻蚀工艺，而在工艺形成的过程中，容易导致底部支撑结构的损耗，因此，增大电容与电容接触窗的接触面积，降低接触电阻、减缓底部支撑结构的损耗便成为业内研究者的焦点。
技术实现思路
1、本公开实施例提供一种半导体结构及其制备方法，至少有利于减少电容接触窗与电容之间的接触电阻。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底上具有间隔排布的电容接触窗，每一所述电容接触窗包括层叠的第一导电层以及第二导电层，所述第二导电层位于所述第一导电层的部分表面，所述第一导电层的材料与所述第二导电层的材料不同；下电极板，所述下电极板位于所述电容接触窗上，所述下电极板与未被所述第二导电层覆盖的所述第一导电层的顶面的至少部分电接触，所述下电极板
3、在一些实施例中，所述第二导电层的侧面与所述第一导电层的顶面之间的夹角小于或等于90°。
4、在一些实施例中，沿所述第一导电层与所述第二导电层的排布方向，所述第二导电层的厚度与所述第一导电层的厚度的比值范围为0.5~1.5。
5、在一些实施例中，未被所述第二导电层覆盖的所述第一导电层的顶面面积与所述第一导电层的顶面总面积的比值范围为0.3~0.6。
6、在一些实施例中，所述第一导电层的材料包括纯金属，所述第二导电层的材料包括金属氮化物。
7、在一些实施例中，所述第一导电层的材料包括钨，所述第二导电层的材料包括氮化钛。
8、在一些实施例中，所述电容接触窗还包括：第三导电层，所述第三导电层位于所述第一导电层的侧面，所述下电极板与所述第三导电层的顶面的至少部分电接触；所述第三导电层的材料与所述第一导电层的材料不同。
9、在一些实施例中，沿第一方向，所述第二导电层具有第一边界，所述第三导电层具有第二边界，所述第一边界与所述第二边界重合。
10、在一些实施例中，所述第二导电层的材料与所述下电极板的材料相同。
11、在一些实施例中，部分厚度的所述第二导电层还位于所述第一导电层内。
12、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底；在所述基底上形成间隔排布的电容接触窗，每一所述电容接触窗包括层叠的第一导电层以及第二导电层，所述第二导电层位于所述第一导电层的部分表面，所述第一导电层的材料与所述第二导电层的材料不同；形成下电极板，所述下电极板位于所述电容接触窗上，所述下电极板与未被所述第二导电层覆盖的所述第一导电层的顶面的至少部分以及所述第二导电层的侧面和顶面的至少部分电接触。
13、在一些实施例中，所述基底上具有隔离层，所述隔离层内具有第一凹槽，形成电容接触窗的工艺步骤包括：沿第一方向，形成间隔排布的第一膜层，所述第一膜层填充所述第一凹槽；沿所述第一方向，形成第二膜层，所述第二膜层位于所述第一膜层的部分顶面；沿第二方向，刻蚀所述第一膜层以及所述第二膜层，剩余的所述第一膜层作为第一导电层，剩余的所述第二膜层作为第二导电层，所述第一导电层与所述第二导电层共同作为电容接触窗；其中，所述第一方向与所述第二方向相交。
14、在一些实施例中，形成所述第一膜层之前还包括：在所述隔离层的表面形成多个沿第一方向间隔排布的第一掩膜层；形成第一介质层，所述第一介质层分别位于每一所述第一掩膜层的两个相对的侧面；去除所述第一掩膜层；以所述第一介质层为掩膜刻蚀所述隔离层，并在所述隔离层内形成第一凹槽。
15、在一些实施例中，形成第一膜层之后、形成第二膜层之前还包括：形成多个沿所述第一方向间隔排布的第二掩膜层，所述第二掩膜层覆盖所述隔离层的表面以及所述第一膜层的部分表面；所述第二膜层形成于相邻的所述第二掩膜层之间。
16、在一些实施例中，形成第二掩膜层的工艺步骤包括：形成第一牺牲层，所述第一牺牲层位于所述隔离层的表面以及所述第一膜层的表面；形成多个沿所述第一方向间隔排布的第三掩膜层；形成第二牺牲层，所述第二牺牲层位于相邻的所述第三掩膜层之间；在同一刻蚀工艺下，所述第三掩膜层的刻蚀速率小于所述第二牺牲层的刻蚀速率；以所述第二牺牲层和所述第三掩膜层为掩膜图形化所述第一牺牲层，剩余的所述第一牺牲层形成所述第二掩膜层。
17、本公开实施例提供的技术方案至少具有以下优点：
18、本公开实施例提供的半导体结构中，电容接触窗包括层叠的第一导电层以及第二导电层，第二导电层位于第一导电层的部分表面，下电极板与第一导电层的顶面以及第二导电层的侧面和顶面电接触，与常规的平面接触相比，电容接触窗与下电极板之间的接触面积至少增加了一个第二导电层的侧面，从而增加了下电极板与电容接触窗的接触面积并减小了接触电阻。第一导电层的材料与第二导电层的材料不同，可以按照需求设置第一导电层与第二导电层的材料，例如，可以设置第一导电层的材料为与半导体材料兼容性或者接触性能较好的材料，第二导电层的材料为与下电极板兼容性以及接触性能较好的材料，从而改善半导体柱与下电极板之间的电学性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二导电层的侧面与所述第一导电层的顶面之间的夹角小于或等于90°。
3.根据权利要求1所述的半导体结构，其特征在于，沿所述第一导电层与所述第二导电层的排布方向，所述第二导电层的厚度与所述第一导电层的厚度的比值范围为0.5~1.5。
4.根据权利要求1所述的半导体结构，其特征在于，未被所述第二导电层覆盖的所述第一导电层的顶面面积与所述第一导电层的顶面总面积的比值范围为0.3~0.6。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的材料包括纯金属，所述第二导电层的材料包括金属氮化物。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一导电层的材料包括钨，所述第二导电层的材料包括氮化钛。
7.根据权利要求1或6所述的半导体结构，其特征在于，所述电容接触窗还包括：第三导电层，所述第三导电层位于所述第一导电层的侧面，所述下电极板与所述第三导电层的顶面的至少部分电接触；所述第三导电层的材料与所述第一导电层的
8.根据权利要求7所述的半导体结构，其特征在于，沿第一方向，所述第二导电层具有第一边界，所述第三导电层具有第二边界，所述第一边界与所述第二边界重合。
9.根据权利要求1所述的半导体结构，其特征在于，所述第二导电层的材料与所述下电极板的材料相同。
10.根据权利要求1所述的半导体结构，其特征在于，部分厚度的所述第二导电层还位于所述第一导电层内。
11.一种半导体结构的制备方法，其特征在于，包括：
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述基底上具有隔离层，所述隔离层内具有第一凹槽，形成电容接触窗的工艺步骤包括：
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，形成所述第一膜层之前还包括：
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，形成第一膜层之后、形成第二膜层之前还包括：形成多个沿所述第一方向间隔排布的第二掩膜层，所述第二掩膜层覆盖所述隔离层的表面以及所述第一膜层的部分表面；所述第二膜层形成于相邻的所述第二掩膜层之间。
15.根据权利要求14所述的半导体结构的制备方法，其特征在于，形成第二掩膜层的工艺步骤包括：
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第二导电层的侧面与所述第一导电层的顶面之间的夹角小于或等于90°。
3.根据权利要求1所述的半导体结构，其特征在于，沿所述第一导电层与所述第二导电层的排布方向，所述第二导电层的厚度与所述第一导电层的厚度的比值范围为0.5~1.5。
4.根据权利要求1所述的半导体结构，其特征在于，未被所述第二导电层覆盖的所述第一导电层的顶面面积与所述第一导电层的顶面总面积的比值范围为0.3~0.6。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的材料包括纯金属，所述第二导电层的材料包括金属氮化物。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一导电层的材料包括钨，所述第二导电层的材料包括氮化钛。
7.根据权利要求1或6所述的半导体结构，其特征在于，所述电容接触窗还包括：第三导电层，所述第三导电层位于所述第一导电层的侧面，所述下电极板与所述第三导电层的顶面的至少部分电接触；所述第三导电层的材料与所述第一导电层的材料不同。
8.根据权利要求7所述的...
【专利技术属性】
技术研发人员：宛伟，
申请(专利权)人：长鑫新桥存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。