【技术实现步骤摘要】
本公开涉及集成电路，特别是涉及一种半导体结构及其制作方法。
技术介绍
1、动态随机存储器(dynamic random access memory，简称dram)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接，晶体管的源极和漏极分别与位线和电容器电连接。字线上的字线电压能够控制晶体管的开启与关闭，从而能够通过位线读取存储在电容器中的数据信息，或者将数据信息写入电容器中。
2、随着半导体存储器关键尺寸的微缩，形成位线接触插塞的过程中会形成槽宽较小的沟槽，沉积接触材料形成位线接触插塞时，由于部分沟槽尺寸小、深宽比大，沟槽中的接触材料容易出现填充不均匀、局部无填充的情况，这可能会在接触材料的顶面形成内陷的凹槽。在形成位线时，位线的导电材料填充到内陷的凹槽中，凹槽中的导电材料难以去除，增加了部分沟槽中的接触材料的去除难度，导致接触材料残留在非位线区域，容易造成器件短路，影响半导体存储器的电性能和良品率。同时，填充到凹槽中的导电材料无法被去除，也会进一步增加器件短接的几率，导致半导体存储器的电性能进一步劣化。
技术实现思路
1、本公开提供了一种半导体结构及其制作方法。
2、第一方面，本公开提供了一种半导体结构的制作方法，包括：
3、提供衬底，所述衬底上形成有第一沟槽，所述衬底包括有源区以及环绕所述有源区设置的隔离结构，所述第一沟槽包括相连的第一槽部和第二槽部，所述第一槽部暴露出所述
4、形成接触材料层和第一隔离层，所述接触材料层填充所述第一槽部并覆盖所述第二槽部的侧壁，所述第一隔离层覆盖所述第二槽部中的所述接触材料层并填充所述第二槽部未被填充的区域；
5、刻蚀去除所述第二槽部中暴露出的所述接触材料层，以使所述第一隔离层底部的所述接触材料层和所述第一槽部中的所述接触材料层断开，所述第一槽部中剩余的所述接触材料层形成位线接触插塞。
6、可选地，所述接触材料层包括第一接触材料层和第二接触材料层，所述形成接触材料层和第一隔离层，包括：
7、形成第一接触材料层，所述第一接触材料层覆盖所述第一槽部以及所述第二槽部的槽壁；
8、形成第一初始隔离层，所述第一初始隔离层覆盖所述第一接触材料层并填充满所述第二槽部；
9、刻蚀去除所述第一槽部中的所述第一初始隔离层，保留在所述第二槽部中的所述第一初始隔离层作为所述第一隔离层；
10、形成所述第二接触材料层，所述第二接触材料层填充所述第一槽部未被填充的区域。
11、可选地，刻蚀去除所述第二槽部中暴露出的所述接触材料层之前，所述制作方法还包括：
12、形成位线，所述位线沿第一方向延伸，所述位线覆盖沿所述第一方向排列的多个所述位线接触插塞。
13、可选地，所述形成位线，包括：
14、形成位线材料叠层，所述位线材料叠层覆盖所述接触材料层以及所述第一隔离层；
15、刻蚀去除部分所述位线材料叠层，将所述位线材料叠层划分成沿所述第一方向延伸且沿第二方向间隔排布的所述位线，且暴露出所述第一隔离层以及所述第一隔离层周围的所述接触材料层；
16、所述刻蚀去除所述第二槽部中暴露出的所述接触材料层，包括：
17、以所述位线为掩膜刻蚀所述接触材料层，去除所述第一槽部及所述第二槽部中暴露出的所述接触材料层，保留所述第一隔离层覆盖的接触材料层作为第二隔离层。
18、可选地，所述提供衬底，包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜结构，所述掩膜结构包括堆叠的第一掩膜层和第二掩膜层；以所述掩膜结构为掩膜刻蚀所述初始衬底，以得到形成有第一沟槽的衬底；
19、所述形成接触材料层和第一隔离层之后，还包括：
20、去除所述第二掩膜层；
21、部分去除所述第一掩膜层，剩余的所述第一掩膜层作为位线接触层，所述位线接触层与所述位线接触插塞相连。
22、可选地，所述制作方法还包括：
23、形成覆盖所述位线和所述位线接触插塞的绝缘侧墙，所述绝缘侧墙的材料填充所述第一槽部和所述第二槽部未被填充的区域，或者，所述绝缘侧墙填充所述第一槽部未被填充的区域且封闭所述第二槽部的槽口，以在所述第二槽部中形成环绕所述第一隔离层的空气隙。
24、第二方面，本方面提供了一种半导体结构，所述半导体结构包括：
25、衬底，所述衬底包括有源区以及环绕所述有源区设置的隔离结构，所述衬底上设置有第一沟槽，所述第一沟槽包括相连的第一槽部和第二槽部，所述第一槽部对应于所述有源区的中间区域，所述第二槽部设置在所述第一槽部之间，所述第二槽部的尺寸小于所述第一槽部的尺寸；
26、位线接触插塞，设置在所述第一槽部中，所述位线接触插塞和所述有源区的中间区域接触连接；
27、第一隔离层，设置在所述第二槽部中，所述第一隔离层和所述第二槽部的槽壁隔开设置，且所述第一隔离层和所述位线接触插塞隔开设置；
28、第二隔离层，设置在所述第一隔离层的下方。
29、可选地，所述位线接触插塞包括相连的第一接触材料部和第二接触材料部，所述第一接触材料部覆盖所述第一槽部沿第一方向的侧壁，所述第二接触材料部与所述有源区的中间区域接触，所述第一接触材料部与所述第二隔离层于同一工艺中形成。
30、可选地，所述半导体结构还包括：
31、位线，沿第一方向延伸，所述位线覆盖沿所述第一方向排列的多个所述位线接触插塞；
32、绝缘侧墙，覆盖所述位线和所述位线接触插塞的侧壁；
33、所述绝缘侧墙部分填充所述第一槽部和所述第二槽部中，或者，所述绝缘侧墙部分填充所述第一槽部中且封闭所述第二槽部的槽口，所述第二槽部中设置有环绕所述第一隔离层和所述第二隔离层的空气隙。
34、可选地，所述半导体结构还包括：
35、位线接触层，设置在所述位线的下方，所述位线接触层和所述位线接触插塞相连。
36、本公开的半导体结构及其制作方法，通过优化形成位线接触插塞的制作流程，形成接触材料层和第一隔离层两层结构填满第二槽部，避免第二槽部的尺寸小、深宽比大导致接触材料层无法填满第二槽部的问题，去除第二槽部中第一隔离层暴露出的接触材料层即可将位线接触插塞和位线接触插塞断开，避免第一隔离层底部的接触材料层和位线接触插塞造成器件短接，提高了半导体结构的电性能和良品率。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述接触材料层包括第一接触材料层和第二接触材料层，所述形成接触材料层和第一隔离层，包括：
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀去除所述第二槽部中暴露出的所述接触材料层之前，所述制作方法还包括：
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述形成位线，包括：
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述提供衬底，包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜结构，所述掩膜结构包括堆叠的第一掩膜层和第二掩膜层；以所述掩膜结构为掩膜刻蚀所述初始衬底，以得到形成有第一沟槽的衬底；
6.根据权利要求3-4中任一项所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：
7.一种半导体结构，其特征在于，所述半导体结构包括：
8.根据权利要求7所述的半导体结构，其特征在于，所述位线接触插塞包括相连的第一接触材料部和第二接触材料部，所述第
9.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：
10.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括：
...【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述接触材料层包括第一接触材料层和第二接触材料层，所述形成接触材料层和第一隔离层，包括：
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀去除所述第二槽部中暴露出的所述接触材料层之前，所述制作方法还包括：
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述形成位线，包括：
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述提供衬底，包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜结构，所述掩膜结构包括堆叠的第一掩膜层和第二掩膜层；以所述掩膜结构为掩膜刻...
【专利技术属性】
技术研发人员：李松雨，
申请(专利权)人：长鑫新桥存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。