【技术实现步骤摘要】
本申请涉及晶圆测试，具体涉及一种晶圆大电阻测试结构、测试方法及测试系统。
技术介绍
1、晶圆生产完成后，将晶圆放置在载片台上，通过量测机台上的探针与晶圆接触，对晶圆上的每个芯片电阻进行电阻阻值的量测。然而，由于晶圆上的芯片数量较多，对晶圆上的每个芯片电阻进行检测，耗费时间较长，从而导致晶圆的量测效率较低。
2、目前，通常在wat(wafer acceptance test，晶圆接受测试)的电性测试和可靠性测试中，利用wat测试结构对晶圆内电阻进行测试，但是由于量测机台精度和测试方法的限制，一些大阻值的电阻无法精确地量测，严重影响了晶圆生产效率、质量、成本等。
3、基于此，需要一种新的电阻测试技术方案。
技术实现思路
1、有鉴于此，本说明书实施例提供一种晶圆大电阻测试结构、测试方法及测试系统，测试结构简单，能够对晶圆上的大电阻进行测试，且测试精度、效率得到保障。
2、本说明书实施例提供以下技术方案：
3、本说明书实施例提供一种晶圆大电阻测试结构，包括：第一测试焊盘、第二测试焊盘和容性支路；
4、第一测试焊盘连接于待测大电阻结构的第一端；
5、第二测试焊盘连接于待测大电阻结构的第二端；
6、容性支路的第一端连接于第一测试焊盘，容性支路的第二端连接于第二测试焊盘，以使容性支路与待测大电阻结构构成并联测试支路；
7、其中，第一测试焊盘和第二测试焊盘用于量测机台对并联测试支路进行至少两组交流信号对
8、
9、其中，rtest为待测大电阻结构的电阻值；rc1为容性支路在频率为f1的第一组交流信号作用下对应的阻值；rc2为容性支路在频率为f2的第二组交流信号作用下对应的阻值；r1为量测机台在频率为f1的第一组交流信号下，对并联测试支路量测得到的阻值；r2为量测机台在频率为f2的第二组交流信号下，对并联测试支路量测得到的阻值。
10、本说明书实施例还提供一种晶圆大电阻测试结构，包括：第一测试焊盘、第二测试焊盘、第三测试焊盘和容性支路；
11、第一测试焊盘连接于待测大电阻结构的第一端和容性支路的第一端；
12、第二测试焊盘连接于容性支路的第二端；
13、第三测试焊盘连接于待测大电阻结构的第二端；
14、其中，第一测试焊盘和第二测试焊盘用于量测机台对容性支路的电容值量测；在量测得到容性支路的电容值后，第二测试焊盘和第三测试焊盘连接，以使容性支路与待测大电阻结构构成并联测试支路，且第一测试焊盘和第二测试焊盘用于量测机台对并联测试支路进行至少一组交流信号对应阻值的量测，待测大电阻结构的电阻值通过下述方程得到：
15、
16、其中，rtest为待测大电阻结构对应的电阻值；rc1为容性支路在频率为f1的一组交流信号作用下对应的阻值，c为容性支路的电容值；r为量测机台在频率为f1的一组交流信号下，对并联测试支路量测得到的阻值。
17、优选地，在任意一个示例中，容性支路包括设置于晶圆上的容性支路。
18、优选地，在任意一个示例中，设置于晶圆上的容性支路包括设置于晶圆上的电容器。
19、优选地，在任意一个示例中，第一测试焊盘、第二测试焊盘为wat测试项目中的测试焊盘。
20、优选地，在任意一个示例中，当进行至少两组交流信号量测时，多组交流信号的频率之间为倍数关系。
21、本说明书实施例还提供一种晶圆大电阻测试系统，其特征在于，包括量测机台、探针卡和如说明书中任意一项所述的晶圆大电阻测试结构；
22、其中，所述晶圆大电阻测试结构包括有第一测试焊盘和第二测试焊盘时，且容性支路与待测大电阻结构构成并联测试支路时，量测机台通过探针卡对并联测试支路进行至少两组交流信号对应阻值的量测；
23、或者，当所述晶圆大电阻测试结构包括有第一测试焊盘、第二测试焊盘和第三焊盘时，在第二测试焊盘未与第三测试焊盘连接时，量测机台先通过探针卡量测容性支路的电容值，以及在第二测试焊盘与第三测试焊盘连接后使得容性支路与待测大电阻结构构成并联测试支路时，量测机台还通过探针卡对并联测试支路进行至少一组交流信号对应阻值的量测。
24、优选地，量测机台包括用于进行wat测试的机台。
25、本说明书实施例还提供一种晶圆大电阻测试方法，应用于如本说明书中任意一项所述的晶圆大电阻测试系统，所述晶圆大电阻测试方法包括：
26、利用量测机台对并联测试支路进行至少两组交流信号或者至少一组交流信号下对应阻值的量测，并联测试支路为晶圆大电阻测试结构中的容性支路与待测大电阻结构构成的并联支路；
27、根据量测中使用的交流信号频率和量测并联测试支路得到的阻值，计算得到待测大电阻结构的阻值。
28、优选地，利用量测机台对并联测试支路进行至少两组交流信号或者至少一组交流信号下对应阻值的量测包括：利用量测机台对并联测试支路在同一组交流信号下进行多次量测，并根据多次量测的结果确定在该同一组交流信号下并联测试支路对应的阻值。
29、与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：
30、通过对晶圆上待测试的待测大电阻结构引入并联容性支路构成并联测试支路，进而利用量测机台对该并联测试支路进行不同频率的交流信号下对应阻值的量测，从而根据量测结果计算得到待测大电阻结构的阻值，不仅晶圆上大电阻能够被测试，而且测试精度高，测试过程简单，测试成本低，非常有利于降低测试成本，提高生产效率和生产质量。
本文档来自技高网...【技术保护点】
1.一种晶圆大电阻测试结构，其特征在于，包括：第一测试焊盘、第二测试焊盘和容性支路；
2.一种晶圆大电阻测试结构，其特征在于，包括：第一测试焊盘、第二测试焊盘、第三测试焊盘和容性支路；
3.根据权利要求1或2所述的晶圆大电阻测试结构，其特征在于，容性支路包括设置于晶圆上的容性支路。
4.根据权利要求3所述的晶圆大电阻测试结构，其特征在于，设置于晶圆上的容性支路包括设置于晶圆上的电容器。
5.根据权利要求1或者2所述的晶圆大电阻测试结构，其特征在于，第一测试焊盘、第二测试焊盘为WAT测试项目中的测试焊盘。
6.根据权利要求1或者2所述的晶圆大电阻测试结构，其特征在于，当进行至少两组交流信号量测时，多组交流信号的频率之间为倍数关系。
7.一种晶圆大电阻测试系统，其特征在于，包括量测机台、探针卡和如权利要求1-6中任意一项所述的晶圆大电阻测试结构；
8.根据权利要求7所述的晶圆大电阻测试系统，其特征在于，量测机台包括用于进行WAT测试的机台。
9.一种晶圆大电阻测试方法，其特征在于，应用于如
10.根据权利要求9所述的晶圆大电阻测试方法，其特征在于，利用量测机台对并联测试支路进行至少两组交流信号或者至少一组交流信号下对应阻值的量测包括：利用量测机台对并联测试支路在同一组交流信号下进行多次量测，并根据多次量测的结果确定在该同一组交流信号下并联测试支路对应的阻值。
...【技术特征摘要】
1.一种晶圆大电阻测试结构，其特征在于，包括：第一测试焊盘、第二测试焊盘和容性支路；
2.一种晶圆大电阻测试结构，其特征在于，包括：第一测试焊盘、第二测试焊盘、第三测试焊盘和容性支路；
3.根据权利要求1或2所述的晶圆大电阻测试结构，其特征在于，容性支路包括设置于晶圆上的容性支路。
4.根据权利要求3所述的晶圆大电阻测试结构，其特征在于，设置于晶圆上的容性支路包括设置于晶圆上的电容器。
5.根据权利要求1或者2所述的晶圆大电阻测试结构，其特征在于，第一测试焊盘、第二测试焊盘为wat测试项目中的测试焊盘。
6.根据权利要求1或者2所述的晶圆大电阻测试结构，其特征在于，当进行至少两组交流信号量测时，多组交流信号的频率...
【专利技术属性】
技术研发人员：董凌云，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。