System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,具体涉及一种集成双续流通道的sic mosfet及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性,可适用于高温,高频,大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件,碳化硅器件的耐压程度约为硅材料的10倍。另外,碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低,适合大电流大功率运用,降低对散热设备的要求。
2、半导体的异质结是一种特殊的pn结,由两层以上不同的半导体材料薄膜依次沉积在同一基座上形成,这些材料具有不同的能带隙,它们可以是砷化镓之类的化合物,也可以是硅-锗之类的半导体合金。异质结由两种不同的半导体相接触所形成的界面区域。按照两种材料的导电类型不同,异质结可分为同型异质结(p-p结或n-n结)和异型异质(p-n或p-n)结,多层异质结称为异质结构。通常形成异质结的条件是:两种半导体有相似的晶体结构、相近的原子间距和热膨胀系数。利用界面合金、外延生长、真空淀积等技术,都可以制造异质结。异质结常具有两种半导体各自的pn结都不能达到的优良的光电特性,使它适宜于制作超高速开关器件、太阳能电池以及半导体激光器等。
3、在实际应用中,通常将sic mosfet与sbd或jfet反并联集成,可以起到反向续流作用,但是其制作工艺较为复杂,并且还易引起可靠性问题,而且芯片面积有所增大,并且由于源极肖特基金属面积较小,往往不能提供足够的续流通道,导致sic mos
技术实现思路
1、本专利技术的目的是提供一种集成双续流通道的sic mosfet及制备方法,该sicmosfet在栅极和源极下方沉积了p+型多晶硅,p+型多晶硅与csl层或者n-drift层形成了异质结二极管,当源极接低电位时,异质结二极管处于关闭状态,当源极接高电位时,异质结二极管比体二极管更快导通,形成了反向续流回路,能够降低开关损耗,提高开关频率,提升了sic mosfet的反向能力。
2、一种集成双续流通道的sic mosfet,包括:第一p+型多晶硅;
3、所述第一p+型多晶硅位于栅极下方并邻接栅极氧化层。
4、优选地,还包括:第二p+型多晶硅;
5、所述第二p+多晶硅与源极连接并延伸至n-drift层上层。
6、优选地,还包括:第一p+屏蔽层;
7、所述第一p+屏蔽层位于所述第一p+型多晶硅和n-drift层之间,并与n-drift层和所述第一p+型多晶硅邻接。
8、优选地,还包括:第二p+屏蔽层;
9、所述第二p+屏蔽层的第一延伸部位于所述第二p+型多晶硅和所述n-drift层、p-body层、n+层之间,并与所述第二p+型多晶硅和所述n-drift层、所述p-body层、所述n+层邻接;
10、所述第二p+屏蔽层的第二延伸部位于所述第二p+型多晶硅与所述n-drift层之间,并与所述第二p+型多晶硅和所述n-drift层邻接。
11、优选地,还包括第一csl层;
12、所述第一csl层位于n-drift层与p-body层、所述第一p+型多晶硅之间,并与所述n-drift层、所述第一p+型多晶硅和所述p-body层邻接。
13、优选地,还包括第二csl层;
14、所述第二csl层被所述第二p+型多晶硅、所述第二p+屏蔽层和所述n-drift层包覆。
15、优选地,还包括:源极、漏极、衬底、n-drift层、p-body层、n+层;
16、所述漏极位于所述衬底下方;
17、所述衬底位于所述n-drift层下方;
18、所述p-body层位于所述n-drift层上方;
19、所述n+层位于所述p-body层上方;
20、所述源极位于所述n+层上方。
21、优选地,所述第一p+型多晶硅的掺杂浓度为5×1018cm-3。
22、一种集成双续流通道的sic mosfet制备方法,包括:
23、在n-drift层上方依次外延形成p-body层和n+层;
24、蚀刻所述n-drift层、p-body层和所述n+层的两侧,在所述n+层和所述p-body层上开设通孔,在所述n-drift层上层开设沟槽,所述通孔与所述沟槽连接;
25、在所述n-drift层、所述n+层和所述p-body层中离子注入形成p+屏蔽层;
26、在所述沟槽中沉积第一p+型多晶硅,在所述n-drift层、所述p-body层和所述n+层的两侧沉积第二p+型多晶硅;
27、沉积源极、栅极和漏极。
28、优选地,形成所述p-body层之前,还包括在所述n-drift层上方外延形成csl层。
29、本专利技术通过在栅极下方和源极下方设置p+型多晶硅,p+型多晶硅和下方的n型掺杂半导体构成了异质结二极管,该异质结二极管在sic mosfet正常工作时具有高阻特性,没有电流通过,当sic mosfet处于反向状态时,异质结二极管处于开通状态,并且异质结二极管的开启电压远远小于体二极管,会比体二极管更早开启,能够大大降低开关损耗,提高开关频率,并且第一p+型多晶硅还能够降低米勒电容,提升sic mosfet的器件性能。
本文档来自技高网...【技术保护点】
1.一种集成双续流通道的SiC MOSFET,其特征在于,包括:第一P+型多晶硅;
2.根据权利要求1所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括:第二P+型多晶硅;
3.根据权利要求1所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括:第一P+屏蔽层;
4.根据权利要求2所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括:第二P+屏蔽层;
5.根据权利要求1所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括第一CSL层;
6.根据权利要求4所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括第二CSL层;
7.根据权利要求1所述的一种集成双续流通道的SiC MOSFET,其特征在于,还包括:源极、漏极、衬底、N-drift层、P-body层、N+层;
8.根据权利要求1所述的一种集成双续流通道的SiC MOSFET,其特征在于,所述第一P+型多晶硅的掺杂浓度为5×1018cm-3。
9.一种集成双续流
10.根据权利要求9所述的一种具有双续流通道的SiC MOSFET制备方法,其特征在于,形成所述P-body层之前,还包括在所述N-drift层上方外延形成CSL层。
...【技术特征摘要】
1.一种集成双续流通道的sic mosfet,其特征在于,包括:第一p+型多晶硅;
2.根据权利要求1所述的一种集成双续流通道的sic mosfet,其特征在于,还包括:第二p+型多晶硅;
3.根据权利要求1所述的一种集成双续流通道的sic mosfet,其特征在于,还包括:第一p+屏蔽层;
4.根据权利要求2所述的一种集成双续流通道的sic mosfet,其特征在于,还包括:第二p+屏蔽层;
5.根据权利要求1所述的一种集成双续流通道的sic mosfet,其特征在于,还包括第一csl层;
6.根据权利要求4所述的一种集成双续流通道的sic mo...
【专利技术属性】
技术研发人员:张婷,
申请(专利权)人:天狼芯半导体成都有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。