一种芯片内串行数据溢出校验方法技术

本发明专利技术公开了一种芯片内串行数据溢出校验方法，涉及集成电路技术领域，包括：在芯片内移位寄存器的数据输出侧增加数据溢出监测电路，当产生串行数据传输过采样，串行数据的最后一帧进入移位寄存器时，使帧头数据产生数据溢出进入到数据溢出监测电路；数据溢出监测电路执行两种清零操作：一是通过清零控制线2向移位寄存器发出清除信号，移位寄存器丢掉当前正在传输的数据；二是通过清零控制线1向接收移位寄存器数据的并行锁存器发出清零信号，如果有误校验的数据进入到并行锁存器，则被数据溢出监测电路强制清零。本发明专利技术可以在物理层上检测识别错位通信码，无需通过软件规避，降低串行数据通信中寄存器数据抓取错误，提高了数据传输可靠性。

【技术实现步骤摘要】

本专利技术涉及集成电路，具体而言，涉及一种芯片内串行数据溢出校验方法。

技术介绍

1、在集成电路设计中，芯片功能越来越复杂，集成度越来越高，很多设计辅助电路、测试辅助电路、功能扩展电路无法用传统模拟电路来实现，受制于成本和集成度的压力，封装引脚扩展的实现方式也被摒弃。串行通信技术是一种遵守时序的计算机间通信技术，由于其节省传输线的优点，被越来越多的芯片设计所借鉴，来用于芯片和芯片、芯片和系统间的通信。为了避免串行通信数据发生错误，通常由几种常见的校验方式，如奇校验odd，偶校验even，累加和校验，crc循环冗余码校验等。

2、奇偶校验需要一位校验位，即使用串口通信的方式2或方式3(8位数据位+1位校验位)。奇校验(odd parity)：让传输的数据(包含校验位)中1的个数为奇数。即：如果传输字节中1的个数是偶数，则校验位为“1”，奇数相反。偶校验(even parity)：让传输的数据(包含校验位)中1的个数为偶数。即：如果传输字节中1的个数是偶数，则校验位为“0”，奇数相反。因为只有奇数个数据位发生变化能检测到，如果偶数个数据位发生变化则本文档来自技高网...

【技术保护点】

1.一种芯片内串行数据溢出校验方法，其特征在于，在接收串行数据的移位寄存器的数据输出侧，增加数据溢出监测电路；

2.根据权利要求1所述的芯片内串行数据溢出校验方法，其特征在于，所述数据溢出监测电路包括数据输入侧与所述移位寄存器的数据输出侧连接的溢出监测模块，与所述溢出监测模块的溢出标志输出侧连接的输出驱动模块；所述输出驱动模块的输出侧通过所述清零控制线2电性连接所述移位寄存器，通过所述清零控制线1电性连接所述并行锁存器。

3.根据权利要求2所述的芯片内串行数据溢出校验方法，其特征在于，所述输出驱动模块的输出侧还设置有其它清零控制线，用于与其它待清除数据的模块连接。...

【技术特征摘要】

1.一种芯片内串行数据溢出校验方法，其特征在于，在接收串行数据的移位寄存器的数据输出侧，增加数据溢出监测电路；

2.根据权利要求1所述的芯片内串行数据溢出校验方法，其特征在于，所述数据溢出监测电路包括数据输入侧与所述移位寄存器的数据输出侧连接的溢出监测模块，与所述溢出监测模块的溢出标志输出侧连接的输出驱动模块；所述输出驱动模块的输出侧通过所述清零控制线2电性连接所述移位寄存器，通过所述清零控制线1电性连接所述并行锁存器。

3.根据权利要求2所述的芯片内串行数据溢出校验方法，其特征在于，所述输出驱动模块的输出侧还设置有其它清零控制线，用于与其它待清除数据的模块连接。

4.根据权利要求2所述的芯片内串行数据溢出校验方法，其特征在于，所述数据溢出监测电路还包括同步识别模块，作为所述溢出监测模块的辅助模块，用于扩展溢出监测的鉴别方式；当发生过采样时，...

【专利技术属性】
技术研发人员：张磊，
申请(专利权)人：成都观岩科技有限公司，
类型：发明
国别省市：