【技术实现步骤摘要】
本公开涉及半导体制造，尤其涉及一种半导体器件及其形成方法。
技术介绍
1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
2、随着半导体芯片的不断发展，其关键尺寸不断缩小，但由于光刻机台本身结构的限制，半导体芯片上光刻图案的尺寸缩小存在极限值，为此，具有三维结构的dram等半导体器件应运而生。但是，现有的半导体器件还存在内部耦合电容效应较大等问题，从而导致半导体器件的良率还有待进一步提高。
3、因此，如何改善降低半导体器件内部的耦合电容效应，从而改善半导体器件的电性能，是当前亟待解决的技术问题。
技术实现思路
1、本公开一些实施例提供的半导体器件及其形成方法，用于降低半导体器件内部的耦合电容效应，从而改善半导体器件的电性能。
2、根据一些实施例，本公开提供了一种半导体器件，包括如下步骤：
3、衬底，包括存储区域、以及位于所述存储区域外侧的外围区域；
4、存储结构，位于所述存储区域上方，包括存储阵列和多条信号线，所述存储阵列至少包括沿所述第一方向间隔排布的多个存储单元，所述信号线电连接所述存储单元，其中，所述
5、外围结构，位于所述外围区域上方，包括外围堆叠层、位于所述外围堆叠层上方的外围电路、以及位于所述外围电路上方的多条外围引线，所述外围引线的一端电连接所述外围电路、另一端电连接所述信号线。
6、在一些实施例中，所述外围堆叠层包括沿所述第一方向交替堆叠的第一半导体层和第二半导体层；所述外围结构还包括：
7、第一隔离层，位于所述外围堆叠层与所述外围电路之间。
8、在一些实施例中，所述外围电路包括：
9、外围衬底，包括外围有源区，所述外围衬底的顶面等于或者高于所述存储阵列的顶面；
10、外围电极，位于所述外围有源区上方，所述外围引线的一端电连接所述外围电极、另一端电连接所述信号线。
11、在一些实施例中，所述外围衬底为全耗尽型绝缘体上硅衬底、半耗尽型绝缘体上硅衬底或者金属氧化物半导体衬底。
12、在一些实施例中，所述信号线沿所述第一方向延伸、并与沿所述第一方向间隔排布的多个所述存储单元电连接；
13、所述外围衬底的顶面与所述信号线的顶面平齐。
14、在一些实施例中，所述外围区域沿第二方向分布于所述存储区域的外侧，所述存储结构还包括沿所述第一方向延伸、且与所述信号线接触电连接的信号线插塞，所述外围引线沿所述第一方向延伸，且所述外围引线在所述第一方向上的长度小于或者等于所述信号线插塞在所述第一方向上的长度；所述半导体器件还包括：
15、连接桥，位于所述存储结构和所述外围结构上方，且沿第二方向延伸，所述连接桥的一端与所述信号线插塞接触电连接、另一端与所述外围引线接触电连接，其中，所述第二方向平行于所述衬底的顶面。
16、在一些实施例中，所述信号线包括沿所述第一方向间隔排布的多条第一信号线，且沿所述第一方向相邻的两条所述第一信号线中，靠近所述衬底的一条所述第一信号线沿第三方向的长度大于另一条所述第一信号线沿所述第三方向的长度，所述第三方向平行于所述衬底的顶面；
17、所述外围电路包括沿所述第三方向间隔排布的多个第一外围电路，所述外围引线包括沿所述第三方向间隔排布的多个第一外围引线，所述第一外围引线的一端一一对应电连接所述第一外围电路、另一端一一对应电连接所述第一信号线。
18、在一些实施例中，所述信号线包括沿所述第三方向间隔排布的多条第二信号线，且多条所述第二信号线的顶面平齐；
19、所述外围电路包括沿所述第三方向间隔排布的多个第二外围电路，所述外围引线包括沿所述第三方向间隔排布的多个第二外围引线，所述第二外围引线的一端一一对应电连接所述第二外围电路、另一端一一对应电连接所述第二信号线。
20、在一些实施例中，所述第一信号线为字线，所述第二信号线为位线；或者，
21、所述第一信号线为位线，所述第二信号线为字线。
22、在一些实施例中，所述衬底包括位于所述外围区域外侧的多个所述存储区域，每个所述存储区域上方均包括所述存储结构；
23、所述外围区域包括多个所述外围结构、以及位于相邻的两个所述外围结构之间的第二隔离层，多个所述外围结构与多个所述存储结构一一对应电连接。
24、根据另一些实施例，本公开还提供了一种半导体器件的形成方法，包括如下步骤：
25、提供衬底，所述衬底包括存储区域、以及位于所述存储区域外侧的外围区域；
26、形成存储结构于所述存储区域、并形成外围结构于所述外围区域，所述存储结构包括存储阵列和多条信号线，所述存储阵列至少包括沿所述第一方向间隔排布的多个存储单元，所述信号线电连接所述存储单元，其中，所述第一方向垂直于所述衬底的顶面，所述外围结构包括外围堆叠层、位于所述外围堆叠层上方的外围电路、以及位于所述外围电路上方的多条外围引线，所述外围引线的一端电连接所述外围电路、另一端电连接所述信号线。
27、在一些实施例中，形成存储结构于所述存储区域、并形成外围结构于所述外围区域的具体步骤包括：
28、形成覆盖所述存储区域和所述外围区域的初始堆叠层于所述衬底表面，所述初始堆叠层包括沿所述第一方向交替堆叠的第一半导体层和第二半导体层；
29、去除所述存储区域所有的所述第二半导体层、并去除所述外围区域最顶层的所述第二半导体层，于所述存储区域暴露所述第一半导体层，并于所述外围区域形成第一沟槽，所述第一沟槽下方保留的所述初始堆叠层作为所述外围堆叠层；
30、于所述存储区域形成所述存储单元和所述信号线、并于所述外围区域的所述外围堆叠层上方形成所述外围电路；
31、于所述存储单元之间形成层间隔离层、并于所述第一沟槽内形成第一隔离层；
32、电连接所述信号线和所述外围电路。
33、在一些实施例中，去除所述存储区域所有的所述第二半导体层、并去除所述外围区域最顶层的所述第二半导体层的具体步骤包括：
34、于所述存储区域和所述外围区域之间的所述初始堆叠层中形成第三隔离层、并于所述存储区域的所述初始堆叠层中形成支撑层，所述第三隔离层和所述支撑层沿所述第一方向贯穿所述初始堆叠层；
35、去除所述存储区域的所述初始堆叠层中的所述第二半导体层，暴露所述存储区域的所述第一半导体层；
36、去除所述外围区域的所述初始堆叠层中最顶层的所述第二半导体层，于所述外围区域形成本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括如下步骤：
2.根据权利要求1所述的半导体器件，其特征在于，所述外围堆叠层包括沿所述第一方向交替堆叠的第一半导体层和第二半导体层；所述外围结构还包括：
3.根据权利要求2所述的半导体器件，其特征在于，所述外围电路包括：
4.根据权利要求3所述的半导体器件，其特征在于，所述外围衬底为全耗尽型绝缘体上硅衬底、半耗尽型绝缘体上硅衬底或者金属氧化物半导体衬底。
5.根据权利要求3所述的半导体器件，其特征在于，所述信号线沿所述第一方向延伸、并与沿所述第一方向间隔排布的多个所述存储单元电连接；所述外围衬底的顶面与所述信号线的顶面平齐。
6.根据权利要求1所述的半导体器件，其特征在于，所述外围区域沿第二方向分布于所述存储区域的外侧，所述存储结构还包括沿所述第一方向延伸、且与所述信号线接触电连接的信号线插塞，所述外围引线沿所述第一方向延伸，且所述外围引线在所述第一方向上的长度小于或等于所述信号线插塞在所述第一方向上的长度；所述半导体器件还包括：
7.根据权利要求1所述的半导体器件，其特征在
8.根据权利要求7所述的半导体器件，其特征在于，所述信号线包括沿所述第三方向间隔排布的多条第二信号线，且多条所述第二信号线的顶面平齐；所述外围电路包括沿所述第三方向间隔排布的多个第二外围电路，所述外围引线包括沿所述第三方向间隔排布的多个第二外围引线，所述第二外围引线的一端一一对应电连接所述第二外围电路、另一端一一对应电连接所述第二信号线。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一信号线为字线，所述第二信号线为位线；或者，
10.根据权利要求1所述的半导体器件，其特征在于，所述衬底包括位于所述外围区域外侧的多个所述存储区域，每个所述存储区域上方均包括所述存储结构；
11.一种半导体器件的形成方法，其特征在于，包括如下步骤：
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，形成存储结构于所述存储区域、并形成外围结构于所述外围区域的具体步骤包括：
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，去除所述存储区域所有的所述第二半导体层、并去除所述外围区域最顶层的所述第二半导体层的具体步骤包括：
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述外围区域沿第二方向分布于所述存储区域的外侧，所述第二方向平行于所述衬底的顶面；所述信号线包括第一信号线；于所述存储区域形成所述存储单元和所述信号线、并于所述外围区域的所述外围堆叠层上方形成所述外围电路的具体步骤包括：
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述信号线还包括第二信号线；于所述存储区域形成所述存储单元和所述信号线、并于所述外围区域的所述外围堆叠层上方形成所述外围电路的具体步骤还包括：
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，形成沿所述第三方向间隔排布的多条所述第二信号线的具体步骤包括：
17.根据权利要求14所述的半导体器件的形成方法，其特征在于，电连接所述信号线和所述外围电路之前，还包括如下步骤：
18.根据权利要求15所述的半导体器件的形成方法，其特征在于，电连接所述信号线和所述外围电路的具体步骤包括：
19.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述第一信号线为字线，所述第二信号线为位线；或者，
20.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述衬底包括位于所述外围区域外侧的多个所述存储区域；于所述存储区域形成所述存储单元和所述信号线、并于所述外围区域的所述外围堆叠层上方形成所述外围电路的具体步骤包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括如下步骤：
2.根据权利要求1所述的半导体器件，其特征在于，所述外围堆叠层包括沿所述第一方向交替堆叠的第一半导体层和第二半导体层；所述外围结构还包括：
3.根据权利要求2所述的半导体器件，其特征在于，所述外围电路包括：
4.根据权利要求3所述的半导体器件，其特征在于，所述外围衬底为全耗尽型绝缘体上硅衬底、半耗尽型绝缘体上硅衬底或者金属氧化物半导体衬底。
5.根据权利要求3所述的半导体器件，其特征在于，所述信号线沿所述第一方向延伸、并与沿所述第一方向间隔排布的多个所述存储单元电连接；所述外围衬底的顶面与所述信号线的顶面平齐。
6.根据权利要求1所述的半导体器件，其特征在于，所述外围区域沿第二方向分布于所述存储区域的外侧，所述存储结构还包括沿所述第一方向延伸、且与所述信号线接触电连接的信号线插塞，所述外围引线沿所述第一方向延伸，且所述外围引线在所述第一方向上的长度小于或等于所述信号线插塞在所述第一方向上的长度；所述半导体器件还包括：
7.根据权利要求1所述的半导体器件，其特征在于，所述信号线包括沿所述第一方向间隔排布的多条第一信号线，且沿所述第一方向相邻的两条所述第一信号线中，靠近所述衬底的一条所述第一信号线沿第三方向的长度大于另一条所述第一信号线沿所述第三方向的长度，所述第三方向平行于所述衬底的顶面；
8.根据权利要求7所述的半导体器件，其特征在于，所述信号线包括沿所述第三方向间隔排布的多条第二信号线，且多条所述第二信号线的顶面平齐；所述外围电路包括沿所述第三方向间隔排布的多个第二外围电路，所述外围引线包括沿所述第三方向间隔排布的多个第二外围引线，所述第二外围引线的一端一一对应电连接所述第二外围电路、另一端一一对应电连接所述第二信号线。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一信号线为字线，所述第二信号线为位线；或者，
10.根据权利要求1所述的半导体器件，其特征在于，...
【专利技术属性】
技术研发人员：窦涛，白杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。