【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、具有优秀亚阈值特性的隧穿器件(tfet)可以与mosfet器件混合集成来降低电路的整体功耗，电路中高频部分由常规mosfet器件完成，低频部分由tfet器件完成。
2、28nm以下技术节点的逻辑工艺普遍采用外延生长(ep i)的方式制作mosfet器件的源漏。与mosfet器件源漏的“缓结”不同，tfet器件的源结所需掺杂剂量通常更高，形成边缘高浓度梯度的“陡结”来提高隧穿几率，直接影响tfet器件性能。tfet漏结边缘掺杂梯度不能太高以避免产生双极效应，同时其掺杂剂量也需匹配tfet器件的需求。结合mosfet器件的源漏掺杂，共计最多有6个不同的区域需进行不同的ep i工艺。
3、ep i工艺成本耗费高，所需时间长，工艺流程设计中采用过多的ep i工艺不利于降低成本提高效率。因此，有必要提供一种更有效、更可靠的技术方案，减少mosfet器件和tfet器件混合集成的半导体结构中外延生长工艺的时间，提高工艺效率，节约成本。
技术实现思路
1、本申请提供一种半导体结构及其形成方法，可以减少mosfet器件和tfet器件混合集成的半导体结构中外延生长工艺的时间，提高工艺效率，节约成本。
2、本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域的半导体衬底表面都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分
3、在本申请的一些实施例中，所述半导体结构的形成方法还包括：执行第三外延生长工艺，在所述第二区域的漏极沟槽中形成第二低掺杂外延层；执行第四外延生长工艺，在所述第二区域的第二低掺杂外延层表面以及所述第一区域的源极沟槽中形成第二高掺杂外延层。
4、在本申请的一些实施例中，所述半导体衬底还包括第三区域和第四区域，所述第三区域和第四区域的半导体衬底表面也都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极沟槽和漏极沟槽。
5、在本申请的一些实施例中，所述半导体结构的形成方法还包括：执行第五外延生长工艺在所述第三区域的源极沟槽和漏极沟槽中形成第一外延层；执行第六外延生长工艺在所述第四区域的源极沟槽和漏极沟槽中形成第二外延层。
6、在本申请的一些实施例中，所述第一外延生长工艺还在所述第三区域的源极沟槽和漏极沟槽中形成所述第一低掺杂外延层；所述第二外延生长工艺还在所述第三区域的第一低掺杂外延层表面形成所述第一高掺杂外延层；所述第三外延生长工艺还在所述第四区域的源极沟槽和漏极沟槽中形成所述第二低掺杂外延层；所述第四外延生长工艺还在所述第四区域的第二低掺杂外延层表面形成所述第二高掺杂外延层。
7、在本申请的一些实施例中，所述第一低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第一高掺杂外延层的掺杂浓度为1018到1022atom/cm3；所述第二低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第二高掺杂外延层的掺杂浓度为1018到1022atom/cm3。
8、本申请的另一个方面还提供一种半导体结构，包括：半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域的半导体衬底表面都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极和漏极；其中，所述第一区域的源极包括第二高掺杂外延层，所述第一区域的漏极包括第一低掺杂外延层和第一高掺杂外延层，所述第二区域的源极包括第一高掺杂外延层，所述第二区域的漏极包括第二低掺杂外延层和第二高掺杂外延层。
9、在本申请的一些实施例中，所述第二区域的源极包括第一高掺杂外延层，所述第二区域的漏极包括第二低掺杂外延层和第二高掺杂外延层。
10、在本申请的一些实施例中，所述半导体衬底还包括第三区域和第四区域，所述第三区域和第四区域的半导体衬底表面也都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极和漏极。
11、在本申请的一些实施例中，所述第三区域的源极和漏极包括第一外延层；所述第四区域的源极和漏极包括第二外延层。
12、在本申请的一些实施例中，所述第三区域的源极和漏极包括第一低掺杂外延层和第一高掺杂外延层；所述第四区域的源极和漏极包括第二低掺杂外延层和第二高掺杂外延层。
13、在本申请的一些实施例中，所述第一低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第一高掺杂外延层的掺杂浓度为1018到1022atom/cm3；所述第二低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第二高掺杂外延层的掺杂浓度为1018到1022atom/cm3。
14、本申请提供一种半导体结构及其形成方法，改变tfet器件的漏极结构，同时整合外延生长工艺，使tfet器件中“缓结”漏极可以与“陡结”源极同步外延生长形成，可以减少mosfet器件和tfet器件混合集成的半导体结构中外延生长工艺的时间，提高工艺效率，节约成本。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：执行第三外延生长工艺，在所述第二区域的漏极沟槽中形成第二低掺杂外延层；执行第四外延生长工艺，在所述第二区域的第二低掺杂外延层表面以及所述第一区域的源极沟槽中形成第二高掺杂外延层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述半导体衬底还包括第三区域和第四区域，所述第三区域和第四区域的半导体衬底表面也都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极沟槽和漏极沟槽。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：执行第五外延生长工艺在所述第三区域的源极沟槽和漏极沟槽中形成第一外延层；执行第六外延生长工艺在所述第四区域的源极沟槽和漏极沟槽中形成第二外延层。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一外延生长工艺还在所述第三区域的源极沟槽和漏极沟槽中形成所述第一低掺杂外延层；所述第二外延生长工艺还在所述第三区域的第一低掺杂外延层表面形成所述第一高掺杂外延层；
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第一高掺杂外延层的掺杂浓度为1018到1022atom/cm3；所述第二低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第二高掺杂外延层的掺杂浓度为1018到1022atom/cm3。
7.一种半导体结构，其特征在于，包括：
8.如权利要求7所述的半导体结构，其特征在于，所述第二区域的源极包括第一高掺杂外延层，所述第二区域的漏极包括第二低掺杂外延层和第二高掺杂外延层。
9.如权利要求8所述的半导体结构，其特征在于，所述半导体衬底还包括第三区域和第四区域，所述第三区域和第四区域的半导体衬底表面也都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极和漏极。
10.如权利要求8所述的半导体结构，其特征在于，所述第三区域的源极和漏极包括第一外延层；所述第四区域的源极和漏极包括第二外延层。
11.如权利要求8所述的半导体结构，其特征在于，所述第三区域的源极和漏极包括第一低掺杂外延层和第一高掺杂外延层；所述第四区域的源极和漏极包括第二低掺杂外延层和第二高掺杂外延层。
12.如权利要求7所述的半导体结构，其特征在于，所述第一低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第一高掺杂外延层的掺杂浓度为1018到1022atom/cm3；所述第二低掺杂外延层的掺杂浓度为1016到1020atom/cm3；所述第二高掺杂外延层的掺杂浓度为1018到1022atom/cm3。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：执行第三外延生长工艺，在所述第二区域的漏极沟槽中形成第二低掺杂外延层；执行第四外延生长工艺，在所述第二区域的第二低掺杂外延层表面以及所述第一区域的源极沟槽中形成第二高掺杂外延层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述半导体衬底还包括第三区域和第四区域，所述第三区域和第四区域的半导体衬底表面也都形成有栅极结构，每个栅极结构两侧的半导体衬底中都分别形成有源极沟槽和漏极沟槽。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：执行第五外延生长工艺在所述第三区域的源极沟槽和漏极沟槽中形成第一外延层；执行第六外延生长工艺在所述第四区域的源极沟槽和漏极沟槽中形成第二外延层。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一外延生长工艺还在所述第三区域的源极沟槽和漏极沟槽中形成所述第一低掺杂外延层；所述第二外延生长工艺还在所述第三区域的第一低掺杂外延层表面形成所述第一高掺杂外延层；所述第三外延生长工艺还在所述第四区域的源极沟槽和漏极沟槽中形成所述第二低掺杂外延层；所述第四外延生长工艺还在所述第四区域的第二低掺杂外延层表面形成所述第二高掺杂外延层。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一低掺杂外延层的掺杂浓度为1016到1020atom/cm...
【专利技术属性】
技术研发人员：任烨，吴旭升，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。