【技术实现步骤摘要】
本专利技术涉及电子设计自动化（eda）领域，具体涉及一种基于网表和layout版图加速存储仿真的方法。
技术介绍
1、在memory设计中，需要仿真成千上万的instance（即实例），才能得到每个memoryinstance的timing（即时序）。然而，如果以整个instance去仿真，将需要大量时间和服务器资源，甚至可能无法完成仿真。因此，需要一种方法来简化instance电路，以达到实际仿真效果，同时能够大大缩短仿真时间。
技术实现思路
1、本专利技术的目的在于提供一种基于网表和layout版图加速存储仿真的方法，包括如下步骤：
2、使用eda工具calibre对网表和gds进行lvs检查，保证结构的一致性，同时得到calibre svdb库；
3、通过calibre query对svdb进行操作，得到每个器件（即device）相对于版图layout的物理位置；
4、找出gds中连续拼接的sram单元（即sram cell），并以连续拼接的sram单元为单元组，以单元组中位于首端和尾端的两个sram单元为端部单元，以单元组中位于两个端部单元之间的sram单元为中间单元；并找出版图中单元组的全局连线（即global path线），并找出单元组中全局连线上挂载的器件（即device）；其中，全局连线包括字线、位线、译码后的地址线、预充电控制线等；
5、nettrace找出的全局连线；找出单元组中全局连线上挂载的器件之后，把位于中间
6、对网表的topcell进行打散操作，根据得到的每个器件相对于版图layout的物理位置，结合mark掉的在版图中位于中间单元的器件，在网表中将对应的device也删除掉，保证网表和版图lvs能pass；
7、对经过删除处理（删除中间单元以及位于中间单元的器件，保留端部单元以及位于端部单元的器件）后的网表文件和gds文件抽lpe，得到后仿的简化网表；
8、以没有经过删除处理而生成的网表为原始网表；将简化网表和原始网表都进行仿真；比较简化网表和原始网表的仿真时序（即timing）参数，若仿真时序参数的差<2%，则判断简化网表为有效；其中，仿真时序参数包括建立时间（即setup）、停止时间（即hold）、延时（即delay）等。
9、本专利技术的优点和有益效果在于：
10、1）本专利技术能提高仿真效率：本专利技术通过自动化处理和精简电路，能够快速准确地找出需要量测的global path线和相应的device，并去除不必要的电路部分，大幅提高了仿真效率。
11、2）本专利技术能提高仿真精度：通过精简电路和保证lvs，本专利技术能够提高仿真精度，减少仿真结果的误差。
12、3）本专利技术可重复性好：由于本专利技术的自动化处理和标准化流程，能够保证处理结果的一致性和可重复性，方便后续设计迭代和优化。
13、4）本专利技术具有高度灵活性：本专利技术能够适用于不同大小、不同架构的memoryinstance，能够快速进行处理和仿真，具有很高的灵活性和适用性。
14、本专利技术还具有如下特点：
15、1）自动化处理：本专利技术通过自动化处理，能够快速准确地找出需要量测的globalpath线和相应的device，避免了手动处理可能出现的错误，提高了效率；
16、2）精简电路：通过标记和删除不需要量测的device，精简了电路，减少了仿真时间，提高了仿真效率；
17、3）保证lvs：本专利技术通过使用eda工具calibre进行lvs检查，保证了电路结构的一致性，同时对于spice netlist和gds文件都进行处理，保证了lvs能够通过，避免了仿真结果的误差。
18、实施方式
19、下面结合实施例，对本专利技术的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
20、本专利技术是对于完成的sram实例后，如何加速spice网表仿真的一种辅助开发的方法。
21、一般可以将instance的电路简化为最小的部分，同时保留timing path，从而减少仿真的工作量。例如，可以通过对instance进行静态分析和优化，以删除不必要的电路部分，或者通过抽象来简化电路。此外，也可以使用一些专门的仿真工具来快速地进行仿真。例如，可以使用一些基于时间或事件的仿真器，或者使用针对特定电路类型的仿真器来加速仿真过程。另外，还可以使用一些优化技术，例如快速傅里叶变换（fft）或线性规划，以加速仿真过程。
22、在这样的背景条件下，本专利技术提出了一种新型的电路精简方法，来实现对设计架构的优化来达到加速仿真的效果。
23、具体的，本专利技术提供了一种基于spice netlist和layout版图，精简非timingpath部分的设计电路，优化仿真周期，缩短开发周期的设计流程方法。
24、本专利技术的具体步骤如下：
25、1）对于单个memory instance（可以理解为芯片中需要用到很多大小不一的存储模块，一个instance就是其中的一块），使用eda工具calibre对spice netlist和gds进行lvs检查，保证结构的一致性，同时得到calibre svdb库；
26、2）通过calibre query对svdb进行操作，得到每个device相对于版图layout的物理位置；
27、3）找出gds中连续拼接的cell，并以连续拼接的cell为单元组，以单元组中位于首端和尾端的两个cell为端部单元，以单元组中位于两个端部单元之间的cell为中间单元；并找出版图中单元组的global path线，并找出单元组中global path线上挂载的device；global path线包括字线、位线、译码后的地址线、预充电控制线等；量测的timing一般都会经过global path；对于相同架构，不同大小的instance来说，可以近似理解为global path线长度或宽度不同，path线上挂载的device数量不同；
28、4）nettrace找出的global path线；把位于中间单元的device的路径标记下来，用mark layer把在版图中位于中间单元的device mark掉，并导出新的gds文件；
29、5）对spice netlist的topcell进行打散操作，根据步骤2）得到的device信息（每个device相对于版图layout的物理位置），结合步骤4）mark掉的device，在spice netlist中将对应的device也删除掉，保证spice netlist和版图lvs能pass；
30、6）对经过删除处理后的spic本文档来自技高网...
【技术保护点】
1.一种基于网表和Layout版图加速存储仿真的方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，所述全局连线包括字线、位线、译码后的地址线、预充电控制线。
3.根据权利要求1所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，以没有经过删除处理而生成的网表为原始网表，将原始网表用于仿真；
4.根据权利要求3所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，所述仿真时序参数包括建立时间、停止时间、延时。
5.根据权利要求4所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，找出gds中连续拼接的SRAM单元之前，先对网表和gds进行LVS检查。
6. 根据权利要求5所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，使用EDA工具calibre对网表和gds进行LVS检查，同时得到calibre svdb库。
7. 根据权利要求6所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，找
8. 根据权利要求7所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，找出版图中单元组的全局连线之后，Nettrace找出的全局连线；找出单元组中全局连线上挂载的器件之后，把位于中间单元的器件的路径标记下来，用mark layer把在版图中位于中间单元的器件mark掉，并导出新的gds文件。
9.根据权利要求8所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，导出新的gds文件之后，对网表的topcell进行打散操作，根据得到的每个器件相对于版图layout的物理位置，结合mark掉的在版图中位于中间单元的器件，在网表中将对应的device也删除掉，保证网表和版图LVS能pass。
10.根据权利要求9所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，对经过删除处理后的网表文件和gds文件抽LPE，得到后仿的简化网表。
...【技术特征摘要】
1.一种基于网表和layout版图加速存储仿真的方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的基于网表和layout版图加速存储仿真的方法，其特征在于，所述全局连线包括字线、位线、译码后的地址线、预充电控制线。
3.根据权利要求1所述的基于网表和layout版图加速存储仿真的方法，其特征在于，以没有经过删除处理而生成的网表为原始网表，将原始网表用于仿真；
4.根据权利要求3所述的基于网表和layout版图加速存储仿真的方法，其特征在于，所述仿真时序参数包括建立时间、停止时间、延时。
5.根据权利要求4所述的基于网表和layout版图加速存储仿真的方法，其特征在于，找出gds中连续拼接的sram单元之前，先对网表和gds进行lvs检查。
6. 根据权利要求5所述的基于网表和layout版图加速存储仿真的方法，其特征在于，使用eda工具calibre对网表和gds进行lvs检查，同时得到calibre svdb库。
7. 根据权利要求6所述的基于网表和layout版图加速存储...
【专利技术属性】
技术研发人员：周斌，
申请(专利权)人：苏州腾芯微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。