一种基于网表和Layout版图加速存储仿真的方法技术

本发明专利技术公开了一种基于网表和Layout版图加速存储仿真的方法，包括如下步骤：找出gds中连续拼接的SRAM单元，并以连续拼接的SRAM单元为单元组，以单元组中位于首端和尾端的两个SRAM单元为端部单元，以单元组中位于两个端部单元之间的SRAM单元为中间单元；找出版图中单元组的全局连线，并找出单元组中全局连线上挂载的器件；删除中间单元以及位于中间单元的器件，保留端部单元以及位于端部单元的器件；以经过删除处理后生成的网表为简化网表，将简化网表用于仿真。本发明专利技术能精简电路，减少仿真时间，提高仿真效率。

【技术实现步骤摘要】

本专利技术涉及电子设计自动化（eda）领域，具体涉及一种基于网表和layout版图加速存储仿真的方法。

技术介绍

1、在memory设计中，需要仿真成千上万的instance（即实例），才能得到每个memoryinstance的timing（即时序）。然而，如果以整个instance去仿真，将需要大量时间和服务器资源，甚至可能无法完成仿真。因此，需要一种方法来简化instance电路，以达到实际仿真效果，同时能够大大缩短仿真时间。

技术实现思路

1、本专利技术的目的在于提供一种基于网表和layout版图加速存储仿真的方法，包括如下步骤：

2、使用eda工具calibre对网表和gds进行lvs检查，保证结构的一致性，同时得到calibre svdb库；

3、通过calibre query对svdb进行操作，得到每个器件（即device）相对于版图layout的物理位置；

4、找出gds中连续拼接的sram单元（即sram cell），并以连续拼接的sram单元为单元组，以单本文档来自技高网...

【技术保护点】

1.一种基于网表和Layout版图加速存储仿真的方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，所述全局连线包括字线、位线、译码后的地址线、预充电控制线。

3.根据权利要求1所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，以没有经过删除处理而生成的网表为原始网表，将原始网表用于仿真；

4.根据权利要求3所述的基于网表和Layout版图加速存储仿真的方法，其特征在于，所述仿真时序参数包括建立时间、停止时间、延时。

5.根据权利要求4所述的基于网表和Layout...

【技术特征摘要】

1.一种基于网表和layout版图加速存储仿真的方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的基于网表和layout版图加速存储仿真的方法，其特征在于，所述全局连线包括字线、位线、译码后的地址线、预充电控制线。

3.根据权利要求1所述的基于网表和layout版图加速存储仿真的方法，其特征在于，以没有经过删除处理而生成的网表为原始网表，将原始网表用于仿真；

4.根据权利要求3所述的基于网表和layout版图加速存储仿真的方法，其特征在于，所述仿真时序参数包括建立时间、停止时间、延时。

5.根据权利要求4所述的基于网表和layout版图加速存储仿真的方法，其特征在于，找出gds中连续拼接的sram单元之前，先对网表和gds进行lvs检查。

6. 根据权利要求5所述的基于网表和layout版图加速存储仿真的方法，其特征在于，使用eda工具calibre对网表和gds进行lvs检查，同时得到calibre svdb库。

7. 根据权利要求6所述的基于网表和layout版图加速存储...

【专利技术属性】
技术研发人员：周斌，
申请(专利权)人：苏州腾芯微电子有限公司，
类型：发明
国别省市：