一种SRAM单元的读写操作方法技术

本发明专利技术公开了一种SRAM单元的读写操作方法，在对数据锁存器进行写操作时，可降低一侧上拉PMOS管的驱动能力，更利于写操作的完成。

A read / write operation method of SRAM unit

【技术实现步骤摘要】
一种SRAM单元的读写操作方法
本专利技术涉及SRAM单元的读写操作方法。
技术介绍
存储单元（即SRAM单元）是SRAM存储器中最基本、最重要的组成部分，占据了整个SRAM存储器面积的大部分。SRAM单元一般包括数据锁存器，该数据锁存器包括存储数据反向的第一存储节点和第二存储节点。若第一存储节点为低电平，第二存储节点为高电平，则数据锁存器中存储的是0；若第一存储节点为高电平，第二存储节点为低电平，则数据锁存器中存储的是1。现有的SRAM单元，在对数据锁存器进行写操作时，如果能降低一侧上拉PMOS管的驱动能力，会更利于写操作的完成。且现有的SRAM单元，在对数据锁存器进行写操作时，需要位线的辅助，而对数据锁存器进行读操作时，也需要通过位线输出数据，故与位线相关的设计既需要考虑写操作，又需要考虑读操作，这增加了SRAM单元的复杂程度和设计难度。
技术实现思路
本专利技术的目的在于提供一种SRAM单元的读写操作方法，在对数据锁存器进行写操作时，可降低一侧上拉PMOS管的驱动能力，更利于写操作的完成。为实现上述目的，本专利技术的技术方案是设计一种SRAM单元的读写操作方法，所述SRAM单元包括：数据锁存器、第一NMOS传输管、第二NMOS传输管、第三NMOS传输管、第四NMOS传输管、第五NMOS传输管、第一字线、第二字线、第三字线、位线、第一电源线、第二电源线、第一电压控制模块和第二电压控制模块；所述数据锁存器包括第一反相器、第二反相器；第一反相器包括第一上拉PMOS管和第一下拉NMOS管；第二反相器包括第二上拉PMOS管和第二下拉NMOS管；第二反相器与第一反相器交叉耦接形成第一存储节点和第二存储节点，且第一上拉PMOS管的栅极与第二存储节点连接，第二上拉PMOS管的栅极与第一存储节点连接；第一上拉PMOS管的源极与第一电源线连接，第二上拉PMOS管的源极与第二电源线连接；第一电源线通过第一电压控制模块与电源连接，第二电源线通过第二电压控制模块与电源连接；第一电压控制模块包括第一PMOS传输管、第二PMOS传输管，第一PMOS传输管、第二PMOS传输管的源极与电源连接，第一PMOS传输管、第二PMOS传输管的漏极与第一电源线连接，第一PMOS传输管的栅极与第一字线连接，第二PMOS传输管的栅极与第一电源线连接；第二电压控制模块包括第三PMOS传输管、第四PMOS传输管，第三PMOS传输管、第四PMOS传输管的源极与电源连接，第三PMOS传输管、第四PMOS传输管的漏极与第二电源线连接，第三PMOS传输管的栅极与第三字线连接，第四PMOS传输管的栅极与第二电源线连接；所述第一NMOS传输管的漏极与第一存储节点连接，第一传输管的栅极与第一字线连接；第二NMOS传输管的漏极与第二存储节点连接，第二传输管的栅极与第二字线连接；第一NMOS传输管、第二NMOS传输管的源极都与第三NMOS传输管的漏极连接，第三NMOS传输管的栅极与第三字线连接，第三NMOS传输管的源极接地；第四NMOS传输管的源极与位线连接，第四NMOS传输管的栅极与第三字线连接，第四NMOS传输管的漏极与第五NMOS传输管的源极连接；第五NMOS传输管的栅极与第二存储节点连接，第五NMOS传输管的漏极接地；对数据锁存器写0时，将第一字线设为高电平、第二字线设为底电平且第三字线设为高电平，使第一NMOS传输管导通、第二NMOS传输管关断、第三NMOS传输管导通、第一PMOS传输管关断且第三PMOS传输管导通，可使第一存储节点通过第一NMOS传输管和第三NMOS传输管与地导通，而第二存储节点与地断开，即可使第一存储节点被设为低电平，并使第二存储节点被设为高电平，从而完成对数据锁存器写0；且写0过程中，第二PMOS传输管作为二极管接法晶体管，可降低第一上拉PMOS管的源极电压，进而降低第一上拉PMOS管的驱动能力，而第二上拉PMOS管的源极通过第三PMOS传输管与电源连接，更利于第一存储节点被设为低电平和第二存储节点被设为高电平；对数据锁存器写1时，将第一字线设为低电平、第二字线设为高电平且第三字线设为高电平，使第一NMOS传输管关断、第二NMOS传输管导通、第三NMOS传输管导通、第一PMOS传输管导通且第三PMOS传输管关断，可使第二存储节点通过第二NMOS传输管和第三NMOS传输管与地导通，而第一存储节点与地断开，即可使第二存储节点被设为低电平，并使第一存储节点被设为高电平，从而完成对数据锁存器写1；且写1过程中，第四PMOS传输管作为二极管接法晶体管，可降低第二上拉PMOS管的源极电压，进而降低第二上拉PMOS管的驱动能力，而第一上拉PMOS管的源极通过第一PMOS传输管与电源连接，更利于第二存储节点被设为低电平和第一存储节点被设为高电平。优选的，读取数据锁存器中的数据时，将第一字线和第二字线设为底电平且第三字线设为高电平，使第一NMOS传输管和第二NMOS传输管关断、第四NMOS传输管导通、第一PMOS传输管和第三PMOS传输管导通，且位线初始设置为高电平；若此时数据锁存器中存储的是0，即第一存储节点为低电平，第二存储节点为高电平，则第五NMOS传输管导通，位线通过第四NMOS传输管和第五NMOS传输管与地导通，即可使位线被设为低电平，以位线输出低电平为数据锁存器中存储的是0；若此时数据锁存器中存储的是1，即第一存储节点为高电平，第二存储节点为低电平，则第五NMOS传输管关断，即位线与地断开，位线保持高电平，以位线保持高电平为数据锁存器中存储的是1。本专利技术在对数据锁存器进行写操作时，可降低一侧上拉PMOS管的驱动能力，更利于写操作的完成。本专利技术对数据锁存器进行写操作时，可不需要位线的辅助。附图说明图1是SRAM单元的示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。本专利技术提供一种SRAM单元的读写操作方法，基于如图1所示的SRAM单元，该SRAM单元包括：数据锁存器、第一NMOS传输管PG1、第二NMOS传输管PG2、第三NMOS传输管PG3、第四NMOS传输管PG4、第五NMOS传输管PG5、第一字线WL1、第二字线WL2、第三字线WL3、位线BL、第一电源线L1、第二电源线L2、第一电压控制模块和第二电压控制模块；所述数据锁存器包括第一反相器、第二反相器；第一反相器包括第一上拉PMOS管PU1和第一下拉NMOS管PD1；第二反相器包括第二上拉PMOS管PU2和第二下拉NMOS管PD2；第二反相器与第一反相器交叉耦接形成第一存储节点Q和第二存储节点QN，且第一上拉PMOS管PU1的栅极与第二存储节点QN连接，第二上拉PMOS管PU2的栅极与第一存储节点Q连接；第一上拉PMOS管PU1的源极与第一电源线L1连接，第二上拉PMOS管PU2的源极与第二电源线L2连接；第一电源线L1通过第一电压控制模块与电源连接，第二电源线L2本文档来自技高网...

【技术保护点】
1.一种SRAM单元的读写操作方法，其特征在于：/n所述SRAM单元包括：数据锁存器、第一NMOS传输管、第二NMOS传输管、第三NMOS传输管、第四NMOS传输管、第五NMOS传输管、第一字线、第二字线、第三字线、位线、第一电源线、第二电源线、第一电压控制模块和第二电压控制模块；/n所述数据锁存器包括第一反相器、第二反相器；第一反相器包括第一上拉PMOS管和第一下拉NMOS管；第二反相器包括第二上拉PMOS管和第二下拉NMOS管；第二反相器与第一反相器交叉耦接形成第一存储节点和第二存储节点，且第一上拉PMOS管的栅极与第二存储节点连接，第二上拉PMOS管的栅极与第一存储节点连接；第一上拉PMOS管的源极与第一电源线连接，第二上拉PMOS管的源极与第二电源线连接；第一电源线通过第一电压控制模块与电源连接，第二电源线通过第二电压控制模块与电源连接；第一电压控制模块包括第一PMOS传输管、第二PMOS传输管，第一PMOS传输管、第二PMOS传输管的源极与电源连接，第一PMOS传输管、第二PMOS传输管的漏极与第一电源线连接，第一PMOS传输管的栅极与第一字线连接，第二PMOS传输管的栅极与第一电源线连接；第二电压控制模块包括第三PMOS传输管、第四PMOS传输管，第三PMOS传输管、第四PMOS传输管的源极与电源连接，第三PMOS传输管、第四PMOS传输管的漏极与第二电源线连接，第三PMOS传输管的栅极与第三字线连接，第四PMOS传输管的栅极与第二电源线连接；/n所述第一NMOS传输管的漏极与第一存储节点连接，第一传输管的栅极与第一字线连接；第二NMOS传输管的漏极与第二存储节点连接，第二传输管的栅极与第二字线连接；第一NMOS传输管、第二NMOS传输管的源极都与第三NMOS传输管的漏极连接，第三NMOS传输管的栅极与第三字线连接，第三NMOS传输管的源极接地；第四NMOS传输管的源极与位线连接，第四NMOS传输管的栅极与第三字线连接，第四NMOS传输管的漏极与第五NMOS传输管的源极连接；第五NMOS传输管的栅极与第二存储节点连接，第五NMOS传输管的漏极接地；/n对数据锁存器写0时，将第一字线设为高电平、第二字线设为底电平且第三字线设为高电平，使第一NMOS传输管导通、第二NMOS传输管关断、第三NMOS传输管导通、第一PMOS传输管关断且第三PMOS传输管导通，可使第一存储节点通过第一NMOS传输管和第三NMOS传输管与地导通，而第二存储节点与地断开，即可使第一存储节点被设为低电平，并使第二存储节点被设为高电平，从而完成对数据锁存器写0；且写0过程中，第二PMOS传输管作为二极管接法晶体管，可降低第一上拉PMOS管的源极电压，进而降低第一上拉PMOS管的驱动能力，而第二上拉PMOS管的源极通过第三PMOS传输管与电源连接，更利于第一存储节点被设为低电平和第二存储节点被设为高电平；/n对数据锁存器写1时，将第一字线设为低电平、第二字线设为高电平且第三字线设为高电平，使第一NMOS传输管关断、第二NMOS传输管导通、第三NMOS传输管导通、第一PMOS传输管导通且第三PMOS传输管关断，可使第二存储节点通过第二NMOS传输管和第三NMOS传输管与地导通，而第一存储节点与地断开，即可使第二存储节点被设为低电平，并使第一存储节点被设为高电平，从而完成对数据锁存器写1；且写1过程中，第四PMOS传输管作为二极管接法晶体管，可降低第二上拉PMOS管的源极电压，进而降低第二上拉PMOS管的驱动能力，而第一上拉PMOS管的源极通过第一PMOS传输管与电源连接，更利于第二存储节点被设为低电平和第一存储节点被设为高电平。/n...

【技术特征摘要】
1.一种SRAM单元的读写操作方法，其特征在于：
所述SRAM单元包括：数据锁存器、第一NMOS传输管、第二NMOS传输管、第三NMOS传输管、第四NMOS传输管、第五NMOS传输管、第一字线、第二字线、第三字线、位线、第一电源线、第二电源线、第一电压控制模块和第二电压控制模块；
所述数据锁存器包括第一反相器、第二反相器；第一反相器包括第一上拉PMOS管和第一下拉NMOS管；第二反相器包括第二上拉PMOS管和第二下拉NMOS管；第二反相器与第一反相器交叉耦接形成第一存储节点和第二存储节点，且第一上拉PMOS管的栅极与第二存储节点连接，第二上拉PMOS管的栅极与第一存储节点连接；第一上拉PMOS管的源极与第一电源线连接，第二上拉PMOS管的源极与第二电源线连接；第一电源线通过第一电压控制模块与电源连接，第二电源线通过第二电压控制模块与电源连接；第一电压控制模块包括第一PMOS传输管、第二PMOS传输管，第一PMOS传输管、第二PMOS传输管的源极与电源连接，第一PMOS传输管、第二PMOS传输管的漏极与第一电源线连接，第一PMOS传输管的栅极与第一字线连接，第二PMOS传输管的栅极与第一电源线连接；第二电压控制模块包括第三PMOS传输管、第四PMOS传输管，第三PMOS传输管、第四PMOS传输管的源极与电源连接，第三PMOS传输管、第四PMOS传输管的漏极与第二电源线连接，第三PMOS传输管的栅极与第三字线连接，第四PMOS传输管的栅极与第二电源线连接；
所述第一NMOS传输管的漏极与第一存储节点连接，第一传输管的栅极与第一字线连接；第二NMOS传输管的漏极与第二存储节点连接，第二传输管的栅极与第二字线连接；第一NMOS传输管、第二NMOS传输管的源极都与第三NMOS传输管的漏极连接，第三NMOS传输管的栅极与第三字线连接，第三NMOS传输管的源极接地；第四NMOS传输管的源极与位线连接，第四NMOS传输管的栅极与第三字线连接，第四NMOS传输管的漏极与第五NMOS传输管的源极连接；第五NMOS传输管的栅极与第二存储节点连接，第五NMOS传输管的漏极接地；
对数据锁存器写0时，将第一字线设为高电平、第二字线设为底电平且第三字线设为高电平...

【专利技术属性】
技术研发人员：吴浩，
申请(专利权)人：苏州腾芯微电子有限公司，
类型：发明
国别省市：江苏;32