System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET制造技术_技高网

JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET制造技术

技术编号:40104685 阅读:9 留言:0更新日期:2024-01-23 18:14
本发明专利技术公开JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET,其包括六边形MOS元胞,六边形MOS元胞引入井槽或埋沟的井槽,六边形MOS元胞中具有N+/P+/polySi背靠背二极管,片上集成N‑SiC/P‑SiC/polySi结构集成进P‑WELL中,节省了源区面积,具有更大的电流密度,六边形元胞减小元胞尺寸,增加电流密度,六边形MOS元胞引入井槽或埋沟的井槽,进一步缩小元胞尺寸,增加电流密度,三方面提升电流密度,实现在解决栅源电压过冲问题时,加入新结构导致元胞尺寸增大的矛盾问题,此外,在同一元胞中的JFET区还引入了肖特基结,形成肖特基接触,一方面降低G极与D极的正对面积,进一步大幅度将器件的开关损耗,另一方面,JFET区顶端采用肖特基接触,从而降低体二极管正向压降。

【技术实现步骤摘要】

本专利技术涉及sic mosfet器件的芯片结构中的栅源电压过冲改进,具体涉及jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sic vdmosfet。


技术介绍

1、sic mosfet器件具有高频低损耗的显著优势,在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。然而,sic mosfet极快的开关速度使得器件在开通和关断过程中极易产生栅源电压过冲的问题,导致sic mos栅氧承受极高的电压应力,长期使用过程中易出现栅氧性能退化甚至栅极损坏的现象。为了抑制开关过程中栅源电压过冲的问题,通常采用增大栅极驱动电阻以降低开关速度和在栅源电极之间外接稳压二极管等方法。增大栅极驱动电阻虽然有效缓解了开关过程中的电压过冲问题,但较长的开关时间不仅增大了开关损耗,而且无法充分发挥出sic mosfet高速开关的性能优势。同样地,在栅源电极之间外接稳压二极管会增大栅源之间的电容,降低sic mosfet的开关速度。此外,由于外接稳压二极管通常为型号固定的商用器件,其稳压性能、寄生电容等通常无法直接和sic mosfet形成最佳匹配,严重限制了sic mosfet器件性能的充分发挥。图1和图2展示了两种常用的抑制sic mosfet快速开关过程中出现电压过冲的方法。目前在sic mosfet的元胞结构中利用天然的背靠背二极管实现稳压作用并且不会改变器件尺寸的技术文件尚未批漏,这也是目前在元胞结构加入新结构会造成尺寸增大导致电流密度减小的矛盾问题,研究表明,有效的减小元胞尺寸,增大电流密度,很多行业内部开发者在元胞尺寸达到材料极限后,采用改变结构构造方式来减小单个元胞尺寸,还有采用改变元胞形状的方法来增加器件电流密度,从而达到类似缩减元胞尺寸的相同效果,如采用多边形,但是多边形中正方形接近传统的条形元胞,基本没有任何改变元胞尺寸,七边形、八边形直至接近圆形都在增大面积,所以六边形最可取,故本专利提供了一种六边形元胞井槽sic vdmosfet结构栅源电压过冲和尺寸较大的矛盾问题解决方案,此外,考虑到器件的性能方面,传统的vdmosfet器件,其体二极管主要由pn结组成,其开启电压相对较大。传统vdmosfet的crss也较大,这是由于栅极(g极)与漏极(d极)的正对面积较大。crss较大,直接导致器件的ciss、coss等参数较大,从而增加器件的开关损耗,故本专利提供了一种针对sic mosfet器件全方位的性能解决方案。


技术实现思路

1、有鉴于此,本专利技术的目的在于提供jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sic vdmosfet,通过采用引入井槽六边形元胞的sic vdmosfet的内的栅极和源极之间单片集成n+/p+/polysi结构,构建出两个背靠背的钳位二极管,其一为n+/p+二极管,其二为p+/polysi异质结二极管,避免栅源电极在开关过程中因剧烈振荡而出现的过电压应力。此外,由于片上集成的n+/p+/polysi结构可通过工艺参数优化、版图设计与优化等方法直接实现稳压性能、寄生电容参数与sic mosfet性能的最佳匹配,因此不仅可以有效抑制sic mosfet快速开关过程中的电压过冲,而且大幅简化了sic mosfet高速驱动控制电路的设计与优化,片上集成n-sic/p-sic/polysi结构集成进p-well中,大幅度减少了单个重复元胞尺寸,节省了源区面积,具有更大的电流密度,六边形元胞减小元胞尺寸,增加电流密度,井槽或深埋的井槽还可进一步减少单个重复元胞尺寸,三方面减小尺寸,极致优化的减小尺寸,实现在解决栅源电压过冲问题时,加入新结构导致元胞尺寸增大的矛盾问题,还通过将vdmosfet的jfet区顶端多晶硅栅分裂,降低g极与d极的正对面积,大幅降低碳化硅vdmosfet的crss,进一步大幅度将器件的开关损耗,在jfet区顶端采用肖特基接触,可以大幅度降低碳化硅mosfet器件的体二极管的开启电压,从而降低体二极管正向压降。

2、为解决以上技术问题,本专利技术提供jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sic vdmosfet,多个二维平面内分布的并联的六边形mos元胞,所述六边形mos元胞六个边相邻位置均分布有所述六边形mos元胞,相邻所述六边形mos元胞至少有一边平行,所述六边形mos元胞具有p型半导体区和n+型半导体区,所述n+型半导体区内刻蚀开凿有井槽,所述井槽贯穿所述n+型半导体区并深入至所述p型半导体区,所述井槽内淀积有金属的源极,使得n+型半导体区与p型半导体区的欧姆接触与源极的短接由横向转为纵向,至少一个所述六边形mos元胞中具有n+/p+/polysi背靠背二极管,所述n+/p+/polysi背靠背二极管包括通过离子注入形成于所述六边形mos元胞其中一侧的n+型半导体区内的p+2型半导体区,所述n+型半导体区的欧姆接触短接源极,以形成源极侧的n+/p+结二极管,所述p+2型半导体区直接与六边形mos元胞的一端多晶硅栅极接触,以形成p+/polysi异质结二极管;其中,所述六边形mos元胞具有jfet区,所述多晶硅栅极位于所述jfet区上的位置被打断以形成两段的所述多晶硅栅极,所述源极通过两段的所述多晶硅栅极与所述jfet区直接接触以形成肖特基结。

3、在一些实施例中优选地方案,所述多晶硅栅极外侧具有介质层,相邻所述介质层分离,所述井槽内的源极填满直接与顶部沉积的源极连接;或,相邻所述介质层合并并沉积入所述井槽内深埋源极。

4、在一些实施例中优选地方案,所述p+2型半导体区位于所述n+型半导体区内中部或不靠近侧面。

5、在一些实施例中优选地方案,所述多晶硅栅极位于所述p+2型半导体区正上部贯穿所述六边形mos元胞的栅氧层并与之连接,所述多晶硅栅极只与所述p+2型半导体区接触。

6、在一些实施例中优选地方案,sic vdmosfet包括碳化硅外延层,所述碳化硅外延层上通过离子注入形成等距分布呈井状的p型半导体区,所述p型半导体区中部通过相同极高浓度的离子注入形成有p+1型半导体区,所述p型半导体区上通过离子注入形成有位于所述p+1型半导体区两侧的所述n+型半导体区,相邻所述p型半导体区之间形成有jfet区,所述jfet区上淀积有栅氧层,所述栅氧层覆盖至少包括jfet区与所述n+型半导体区之间的p型半导体区,所述栅氧层上淀积有所述多晶硅栅极,所述多晶硅栅极上淀积有介质层,所述p型半导体区、n+型半导体区、介质层上统一淀积有源极,其中,为了便于理解六边形mos元胞,将多晶硅栅极下所覆盖用于形成开关通路的两个对称npn结构范围内的半导体区定义为六边形mos元胞。

7、在一些实施例中优选地方案,所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方,所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。

8、在一些实施例中优选地方案,其中,p+1型半导体区与所述p+2型半导体区注入为相同离子。

9、在一些实施例中优选地方案,所述碳化硅外延层本文档来自技高网...

【技术保护点】

1.JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiC VDMOSFET,其特征在于,包括多个二维平面内分布的并联的六边形MOS元胞,所述六边形MOS元胞六个边相邻位置均分布有所述六边形MOS元胞,相邻所述六边形MOS元胞至少有一边平行,所述六边形MOS元胞具有P型半导体区和N+型半导体区,所述N+型半导体区内刻蚀开凿有井槽,所述井槽贯穿所述N+型半导体区并深入至所述P型半导体区,所述井槽内淀积有金属的源极,所述源极同时与P型半导体区和N+型半导体区的欧姆接触短接,使得N+型半导体区与P型半导体区的欧姆接触与源极的短接由横向转为纵向,至少一个所述六边形MOS元胞中具有N+/P+/polySi背靠背二极管,所述N+/P+/polySi背靠背二极管包括通过离子注入形成于所述六边形MOS元胞其中至少一侧的N+型半导体区内的P+2型半导体区,所述N+型半导体区的欧姆接触短接源极,以形成源极侧的N+/P+结二极管,所述P+2型半导体区直接与六边形MOS元胞的一端多晶硅栅极接触,以形成P+/polySi异质结二极管;

2.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述多晶硅栅极外侧具有介质层,相邻所述介质层分离,所述井槽内的源极填满直接与顶部沉积的源极连接;或,相邻所述介质层合并并沉积入所述井槽内深埋源极。

3.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述P+2型半导体区位于所述N+型半导体区内中部或不靠近侧面。

4.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述多晶硅栅极位于所述P+2型半导体区正上部贯穿所述六边形MOS元胞的栅氧层并与之连接,所述多晶硅栅极只与所述P+2型半导体区接触。

5.根据权利要求1所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,SiC VDMOSFET包括碳化硅外延层,所述碳化硅外延层上通过离子注入形成等距分布呈井状的所述P型半导体区,所述P型半导体区中部通过相同极高浓度的离子注入形成有P+1型半导体区,所述P型半导体区上通过离子注入形成有位于所述P+1型半导体区两侧的所述N+型半导体区,相邻所述P型半导体区之间形成有所述JFET区,所述JFET区上淀积有栅氧层,所述栅氧层覆盖至少包括JFET区与所述N+型半导体区之间的P型半导体区,所述栅氧层上淀积有所述多晶硅栅极,所述多晶硅栅极上淀积有介质层,所述P型半导体区、N+型半导体区、介质层上统一淀积有源极,其中,为了便于理解六边形MOS元胞,将多晶硅栅极下所覆盖用于形成开关通路的两个对称NPN结构范围内的半导体区定义为六边形MOS元胞;

6.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述碳化硅外延层下方具有N衬底,所述N衬底下方具有漏极。

7.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述P型半导体区注入离子为Al离子或B离子,所述P+1型半导体区和P+2型半导体区内注入为极高浓度的Al离子或B离子,所述N+型半导体区内注入为极高浓度的P离子或N离子。

8.根据权利要求5所述的JFET区源极接触的抑制栅源电压过冲的六边形元胞井槽SiCVDMOSFET,其特征在于,所述介质层为SiO2。

...

【技术特征摘要】

1.jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sic vdmosfet,其特征在于,包括多个二维平面内分布的并联的六边形mos元胞,所述六边形mos元胞六个边相邻位置均分布有所述六边形mos元胞,相邻所述六边形mos元胞至少有一边平行,所述六边形mos元胞具有p型半导体区和n+型半导体区,所述n+型半导体区内刻蚀开凿有井槽,所述井槽贯穿所述n+型半导体区并深入至所述p型半导体区,所述井槽内淀积有金属的源极,所述源极同时与p型半导体区和n+型半导体区的欧姆接触短接,使得n+型半导体区与p型半导体区的欧姆接触与源极的短接由横向转为纵向,至少一个所述六边形mos元胞中具有n+/p+/polysi背靠背二极管,所述n+/p+/polysi背靠背二极管包括通过离子注入形成于所述六边形mos元胞其中至少一侧的n+型半导体区内的p+2型半导体区,所述n+型半导体区的欧姆接触短接源极,以形成源极侧的n+/p+结二极管,所述p+2型半导体区直接与六边形mos元胞的一端多晶硅栅极接触,以形成p+/polysi异质结二极管;

2.根据权利要求1所述的jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sicvdmosfet,其特征在于,所述多晶硅栅极外侧具有介质层,相邻所述介质层分离,所述井槽内的源极填满直接与顶部沉积的源极连接;或,相邻所述介质层合并并沉积入所述井槽内深埋源极。

3.根据权利要求1所述的jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sicvdmosfet,其特征在于,所述p+2型半导体区位于所述n+型半导体区内中部或不靠近侧面。

4.根据权利要求1所述的jfet区源极接触的抑制栅源电压过冲的六边形元胞井槽sicvdmosfet,其特征在于,所述多晶硅栅极位于所...

【专利技术属性】
技术研发人员:许一力
申请(专利权)人:杭州谱析光晶半导体科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1