【技术实现步骤摘要】
本公开实施例涉及半导体，尤其涉及一种半导体器件及其制作方法、存储器。
技术介绍
1、随着半导体器件的不断发展，半导体器件中晶体管的特征尺寸不断缩小，缩小的特征尺寸对晶体管的性能带来了更大的挑战。目前的晶体管制作技术仍存在不足，如何优化晶体管制作技术以稳定晶体管的性能为现阶段亟需解决的问题。
技术实现思路
1、根据本公开实施例的第一方面，提供一种半导体器件的制作方法，所述制作方法包括：
2、提供衬底；其中，所述衬底上具有第一器件区域和第二器件区域；其中，所述第一器件区域与所述第二器件区域掺杂类型不同；
3、形成覆盖所述第一器件区域和所述第二器件区域的栅氧化层；
4、形成覆盖所述栅氧化层的栅导电层；
5、在所述第一器件区域上，形成第一栅极结构，所述第一栅极结构包括所述栅导电层和所述栅氧化层；
6、在所述第二器件区域上，形成第二栅极结构，所述第二栅极结构包括所述栅导电层和所述栅氧化层；其中，在所述第一器件区域和所述第二器件区域内，所述栅导电层始终覆盖所述栅氧化层。
7、在一些实施例中，
8、所述在所述第一器件区域上，形成第一栅极结构，包括：
9、形成覆盖所述栅导电层的栅极堆叠结构；其中，所述栅极堆叠结构与所述栅导电层直接接触；
10、去除部分所述栅极堆叠结构、所述栅导电层和所述栅氧化层，以形成第一栅极结构；其中，所述第一栅极结构位于所述第一器件区域上；
11、所述在所述
12、形成覆盖所述栅导电层的栅极堆叠结构；其中，所述栅极堆叠结构与所述栅导电层直接接触；
13、去除部分所述栅极堆叠结构、所述栅导电层和所述栅氧化层，以形成第二栅极结构；其中，所述第二栅极结构位于所述第二器件区域上。
14、在一些实施例中，所述衬底上还具有第三器件区域和第四器件区域，所述第三器件区域与所述第四器件区域掺杂类型不同；所述方法还包括：
15、在形成覆盖所述第一器件区域和所述第二器件区域的栅氧化层的同时，形成覆盖所述第三器件区域和所述第四器件区域的所述栅氧化层；
16、在所述第三器件区域形成覆盖所述栅氧化层的掩膜层；
17、在形成所述掩膜层后，去除覆盖所述第四器件区域的所述栅氧化层；
18、在去除覆盖所述第四器件区域的所述栅氧化层后，通过选择性外延形成覆盖所述第四器件区域的应力调节层；
19、在形成所述应力调节层后，去除覆盖所述第三器件区域的所述掩膜层和所述栅氧化层，在显露的所述第三器件区域上形成第三栅极结构；
20、在所述应力调节层上形成第四栅极结构。
21、在一些实施例中，所述第一器件区域为p型器件区域，所述第二器件区域为n型器件区域。
22、在一些实施例中，所述第三器件区域为n型器件区域，所述第四器件区域为p型器件区域。
23、在一些实施例中，所述在显露的所述第三器件区域上形成第三栅极结构，包括：
24、依次形成覆盖所述衬底的氧化层、高介电材料层和第一栅极堆叠层；
25、去除所述第三器件区域的所述第一栅极堆叠层；
26、依次形成覆盖所述高介电材料层的第二栅极堆叠层和第一导电层；
27、形成覆盖所述第一导电层的金属栅极结构；
28、在所述金属栅极结构上形成第一掩膜图形；
29、基于所述第一掩膜图形去除部分所述金属栅极结构、所述第一导电层、所述第二栅极堆叠层、所述高介电材料层和所述氧化层，以形成所述第三栅极结构。
30、在一些实施例中，所述在所述应力调节层上形成第四栅极结构，包括：
31、依次形成覆盖所述应力调节层的氧化层、高介电材料层和第一栅极堆叠层；
32、依次形成覆盖所述第一栅极堆叠层的第二栅极堆叠层和第一导电层；
33、形成覆盖所述第一导电层的金属栅极结构；
34、在所述金属栅极结构上形成第二掩膜图形；
35、基于所述第二掩膜图形去除部分所述金属栅极结构、所述第一导电层、所述第二栅极堆叠层、所述第一栅极堆叠层、所述高介电材料层和所述氧化层，以形成所述第四栅极结构。
36、在一些实施例中，形成所述氧化层、所述高介电材料层和所述第一栅极堆叠层的步骤包括：
37、依次沉积所述氧化层和所述高介电材料层；
38、形成覆盖所述高介电材料层的第一阻挡层、第二导电层和第二阻挡层，以形成所述第一栅极堆叠层。
39、在一些实施例中，形成所述第二栅极堆叠层和所述第一导电层的步骤包括：
40、依次沉积第三导电层和第三阻挡层，以形成所述第二栅极堆叠层；
41、形成覆盖所述第二栅极堆叠层的所述第一导电层。
42、在一些实施例中，所述形成覆盖所述第一导电层的金属栅极结构，包括：
43、依次形成覆盖所述第一导电层的第四阻挡层和第四导电层，以形成所述金属栅极结构。
44、在一些实施例中，所述栅导电层包括多晶硅层；所述栅极堆叠结构包括第五阻挡层和第五导电层；
45、所述形成覆盖所述栅导电层的栅极堆叠结构，包括：
46、形成覆盖所述多晶硅层的所述第五阻挡层；
47、形成覆盖所述第五阻挡层的所述第五导电层。
48、在一些实施例中，所述形成覆盖所述多晶硅层的所述第五阻挡层之前，所述方法还包括：
49、形成覆盖所述多晶硅层的第一氧化层；
50、去除部分所述第一氧化层，以形成第二氧化层；
51、形成覆盖所述第二氧化层的高介电材料层和第一栅极堆叠层；
52、依次形成覆盖所述第一栅极堆叠层的第二栅极堆叠层和第一导电层；
53、去除所述第一导电层、所述第二栅极堆叠层、所述第一栅极堆叠层、所述高介电材料层和所述第二氧化层，以显露所述多晶硅层。
54、根据本公开实施例的第二方面，提供一种半导体器件，所述半导体器件，包括：
55、衬底；其中，所述衬底包括第一器件区域和第二器件区域，所述第一器件区域与所述第二器件区域掺杂类型不同；
56、栅氧化层；其中，所述栅氧化层位于所述第一器件区域和所述第二器件区域上；
57、栅导电层，位于所述栅氧化层上；
58、第一栅极结构，包括所述栅导电层和所述栅氧化层；其中，所述第一栅极结构位于所述第一器件区域上；
59、第二栅极结构，包括所述栅导电层和所述栅氧化层；其中，所述第二栅极结构位于所述第二器件区域上。
60、在一些实施例中，所述栅导电层包括多晶硅层，所述第一栅极结构和所述第二栅极结构还包括栅极堆叠结构；其中，
61、所述多晶硅层，位于所述栅氧化层上；其中，所述多晶硅层与所述栅氧化层直接接触；
【技术保护点】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
2.根据权利要求1所述的制作方法，其特征在于，
3.根据权利要求1所述的制作方法，其特征在于，所述衬底上还具有第三器件区域和第四器件区域，所述第三器件区域与所述第四器件区域掺杂类型不同；所述方法还包括：
4.根据权利要求1所述的制作方法，其特征在于，所述第一器件区域为P型器件区域，所述第二器件区域为N型器件区域。
5.根据权利要求3所述的制作方法，其特征在于，所述第三器件区域为N型器件区域，所述第四器件区域为P型器件区域。
6.根据权利要求3所述的制作方法，其特征在于，所述在显露的所述第三器件区域上形成第三栅极结构，包括：
7.根据权利要求3所述的制作方法，其特征在于，所述在所述应力调节层上形成第四栅极结构，包括：
8.根据权利要求6或7所述的制作方法，其特征在于，形成所述氧化层、所述高介电材料层和所述第一栅极堆叠层的步骤包括：
9.根据权利要求6或7所述的制作方法，其特征在于，形成所述第二栅极堆叠层和所述第一导电层的步骤包
10.根据权利要求6或7所述的制作方法，其特征在于，所述形成覆盖所述第一导电层的金属栅极结构，包括：
11.根据权利要求2所述的制作方法，其特征在于，所述栅导电层包括多晶硅层；所述栅极堆叠结构包括第五阻挡层和第五导电层；
12.根据权利要求11所述的制作方法，其特征在于，所述形成覆盖所述多晶硅层的所述第五阻挡层之前，所述方法还包括：
13.一种半导体器件，其特征在于，所述半导体器件，包括：
14.根据权利要求13所述的半导体器件，其特征在于，所述栅导电层包括多晶硅层，所述第一栅极结构和所述第二栅极结构还包括栅极堆叠结构；其中，
15.根据权利要求13所述的半导体器件，其特征在于，所述衬底，还包括第三器件区域和第四器件区域；其中，所述第三器件区域与所述第四器件区域掺杂类型不同；
16.根据权利要求15所述的半导体器件，其特征在于，所述第一器件区域和所述第二器件区域的所述栅氧化层的厚度，大于所述第三器件区域和所述第四器件区域的所述氧化层的厚度。
17.根据权利要求16所述的半导体器件，其特征在于，所述栅氧化层在垂直于所述衬底方向上的厚度包括4nm至8nm。
18.根据权利要求16所述的半导体器件，其特征在于，所述氧化层在垂直于所述衬底方向上的厚度包括0.5nm至2nm。
19.一种存储器，其特征在于，包括：存储单元以及耦合至所述存储单元的控制电路；其中，
20.根据权利要求19所述的存储器，其特征在于，所述存储单元包括：
...【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
2.根据权利要求1所述的制作方法，其特征在于，
3.根据权利要求1所述的制作方法，其特征在于，所述衬底上还具有第三器件区域和第四器件区域，所述第三器件区域与所述第四器件区域掺杂类型不同；所述方法还包括：
4.根据权利要求1所述的制作方法，其特征在于，所述第一器件区域为p型器件区域，所述第二器件区域为n型器件区域。
5.根据权利要求3所述的制作方法，其特征在于，所述第三器件区域为n型器件区域，所述第四器件区域为p型器件区域。
6.根据权利要求3所述的制作方法，其特征在于，所述在显露的所述第三器件区域上形成第三栅极结构，包括：
7.根据权利要求3所述的制作方法，其特征在于，所述在所述应力调节层上形成第四栅极结构，包括：
8.根据权利要求6或7所述的制作方法，其特征在于，形成所述氧化层、所述高介电材料层和所述第一栅极堆叠层的步骤包括：
9.根据权利要求6或7所述的制作方法，其特征在于，形成所述第二栅极堆叠层和所述第一导电层的步骤包括：
10.根据权利要求6或7所述的制作方法，其特征在于，所述形成覆盖所述第一导电层的金属栅极结构，包括：
11.根据权利要求2所述的制作方法，其特征在于，所述栅导电...
【专利技术属性】
技术研发人员：尤康，白杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。