【技术实现步骤摘要】
本专利技术属于电路设计，涉及一种平衡三值数字逻辑电路结构，具体涉及一种基于忆阻器的平衡三值半加器电路。
技术介绍
1、随着半导体材料产业的不断发展，越来越多的半导体器件表现出应用在三值逻辑电路的巨大潜力。忆阻器的出现，同样也为三值逻辑电路的发展带来了新的可能。忆阻器的纳米尺寸不仅为延续摩尔定律带来了新的机会，而且其与cmos相兼容的特性也为三值逻辑电路的设计带来了相当大的优势。其中，三值逻辑可分为平衡三值逻辑和非平衡三值逻辑。目前的研究大多集中在非平衡三值逻辑方面，而相比于非平衡三值逻辑，平衡三值逻辑在算术运算方面有着独特优势，因此对基于忆阻器的平衡三值逻辑电路展开相关的设计，将有十分重要的研究价值和意义。
2、现有的平衡三值逻辑电路研究中，一部分以非对称电压(gnd；vdd/2；vdd)作为逻辑电平来表示平衡三值(-1；0；1)，另一部分采用对称电压(-vdd；gnd；vdd)对平衡三值来进行逻辑电平表示。其中，以非对称电压作为逻辑电平的平衡三值逻辑电路研究已较为完善，具体包括基本逻辑门电路、组合逻辑门电路、时序逻辑门电路等。但现有的采用对称电压作为逻辑电平的平衡三值逻辑电路，其关注点大多集中在对忆阻器器件制备或平衡三值时序逻辑电路上。因此，对于这类平衡三值逻辑中的组合逻辑电路的设计仍存在部分空缺。
技术实现思路
1、针对现有技术的不足，本专利技术提出了一种基于忆阻器的平衡三值半加器电路。
2、本专利技术解决技术问题所采取的技术方案如下：
3、
4、所述三值单变量下旋逻辑电路u2、三值单变量上旋逻辑电路u1、三值单变量逻辑电路u4、三值单变量逻辑电路u5分别接入逻辑电平b，所述三值多路复用器u3的第一路信号输入端i-1连接三值单变量下旋逻辑电路u1的输出端，所述三值多路复用器u3的第二路信号输入端i0接入逻辑电平b，所述三值多路复用器u3的第三路信号输入端i1连接三值单变量上旋逻辑电路u2的输出端，所述三值多路复用器u3接入逻辑电平a并输出信号ha-s；
5、所述三值多路复用器u6的第一路信号输入端i-1连接三值单变量逻辑电路u4的输出端，所述三值多路复用器u6的第二路信号输入端i0接接地，所述三值多路复用器u6的第三路信号输入端i1连接三值单变量逻辑电路u5的输出端，所述三值多路复用器u6接入逻辑电平a并输出信号ha-c。
6、作为优选，所述三值单变量上旋逻辑电路u1包括忆阻器m1-m3和mos管t1-t3。
7、所述忆阻器m1的负端接入正电源电压vdd，所述忆阻器m1的正端连接忆阻器m2的负端以及mos管t3的漏极相连接，所述忆阻器m2的正端连接mos管t1的漏极，所述mos管t1的栅极、忆阻器m3的负端以及mos管t2的栅极接入逻辑电平b，所述忆阻器m3的正端连接mos管t2的漏极以及mos管t3的栅极，所述mos管t1-t3的源极连接负电源电压-vdd，所述忆阻器m1的正端输出电平信号至三值多路复用器u3。
8、作为优选，所述三值单变量下旋逻辑电路u2包括忆阻器m4、m5和mos管t4、t5。
9、所述忆阻器m4的负端以及mos管t4的栅极接入正电源电压vdd，所述忆阻器m4的正端与忆阻器m5的负端以及mos管t5的漏极相连接并输出电平信号至三值多路复用器u3，所述mos管t4的源极以及mos管t5的栅极接入逻辑电平b，所述mos管t5的源极接负电源电压-vdd。
10、作为优选，所述三值多路复用器u3包括忆阻器m6-m19和mos管t6-t10。
11、所述忆阻器m6的负端以及mos管t6、t7、t8的栅极接入逻辑电平a，所述忆阻器m6的正端分别接mos管t6的漏极和mos管t9的源极，所述忆阻器m7的负端接入正电源电压vdd，所述忆阻器m7的正端连接mos管t7的漏极以及忆阻器m12的负端，所述忆阻器m8的负端接入正电源电压vdd，所述忆阻器m8的正端分别接mos管t8的漏极和mos管t10的栅极，所述忆阻器m9的负端接入正电源电压vdd，所述忆阻器m9的正端分别接mos管t9的漏极和忆阻器m13的负端，所述mos管t9的栅极接入正电源电压vdd，所述忆阻器m10的负端接入正电源电压vdd，所述忆阻器m10的正端分别连接mos管t10的漏极和忆阻器m15的负端，所述忆阻器m11的负端接忆阻器m1的正端，所述忆阻器m14的负端接入逻辑电平b，所述忆阻器m16的负端连接忆阻器m4的正端，所述忆阻器m11、m12的正端均连接至忆阻器m17的正端，所述忆阻器m13、m14的正端均连接至忆阻器m18的正端，所述忆阻器m15、m16的正端均连接至忆阻器m19的正端，所述忆阻器m17、m18、m19的负端输出信号ha-s，所述mos管t6、t7、t8、t10的源极接负电源电压-vdd。
12、作为优选，所述三值单变量逻辑电路u4包括忆阻器m21、m22和mos管t12。
13、所述忆阻器m21的负端和mos管t12的栅极接入逻辑电平b，所述忆阻器m21的正端连接忆阻器m22的负端并输出信号至三值多路复用器u6，所述忆阻器m22的正端连接mos管t12的漏极，所述mos管t12的源极连接负电源电压-vdd。
14、作为优选，所述三值单变量逻辑电路u5包括忆阻器m20、m23、m24和mos管t11、t13。
15、所述忆阻器m20和忆阻器m23的负端接入正电源电压vdd，所述忆阻器m20的正端分别连接mos管t11的漏极和mos管t13的栅极，所述mos管t11的栅极接入逻辑电平b，所述忆阻器m23的正端连接忆阻器m24的负端并输出信号至三值多路复用器电路u6，所述忆阻器m24的正端连接mos管t13的漏极，所述mos管t11和t13的源极连接负电源电压-vdd。
16、作为优选，所述三值多路复用器u3包括忆阻器m25-m39和mos管t14-t18。
17、所述忆阻器m25的负端以及mos管t14、t15、t16的栅极接入逻辑电平a，所述忆阻器m25的正端分别接mos管t14的漏极和mos管t15的源极，所述忆阻器m26的负端接入正电源电压vdd，所述忆阻器m26的正端连接mos管t15的漏极以及忆阻器m31的负端，所述忆阻器m27的负端接入正电源电压vdd，所述忆阻器m27的正端分别接mos管t16的漏极和mos管t18的栅极，所述忆阻器m28的负端接入正电源电压vdd，所述忆阻器m28的正端分别接mos管t17的漏极和忆阻器m32的负端，所述mos管t17的栅极接入正电源电压vdd，所述忆阻器m29的负端接入正电源电压vdd，所述忆阻器m29的正端分别连接mos管t18的漏极和忆阻器m34的负端，所述忆阻器m30的负端接忆阻器m21的正本文档来自技高网...
【技术保护点】
1.一种基于忆阻器的平衡三值半加器电路，其特征在于，包括三值单变量上旋逻辑电路U1、三值单变量下旋逻辑电路U2、三值单变量逻辑电路U4、三值单变量逻辑电路U5、三值多路复用器U3和三值多路复用器U6，
2.根据权利要求1所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量上旋逻辑电路U1包括忆阻器M1-M3和MOS管T1-T3，所述忆阻器M1的负端接入正电源电压VDD，所述忆阻器M1的正端连接忆阻器M2的负端以及MOS管T3的漏极相连接，所述忆阻器M2的正端连接MOS管T1的漏极，所述MOS管T1的栅极、忆阻器M3的负端以及MOS管T2的栅极接入逻辑电平B，所述忆阻器M3的正端连接MOS管T2的漏极以及MOS管T3的栅极，所述MOS管T1-T3的源极连接负电源电压-VDD，所述忆阻器M1的正端输出电平信号至三值多路复用器U3。
3.根据权利要求2所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量下旋逻辑电路U2包括忆阻器M4、M5和MOS管T4、T5，所述忆阻器M4的负端以及MOS管T4的栅极接入正电源电压VDD，所述忆阻
4.根据权利要求3所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值多路复用器U3包括忆阻器M6-M19和MOS管T6-T10，所述忆阻器M6的负端以及MOS管T6、T7、T8的栅极接入逻辑电平A，所述忆阻器M6的正端分别接MOS管T6的漏极和MOS管T9的源极，所述忆阻器M7的负端接入正电源电压VDD，所述忆阻器M7的正端连接MOS管T7的漏极以及忆阻器M12的负端，所述忆阻器M8的负端接入正电源电压VDD，所述忆阻器M8的正端分别接MOS管T8的漏极和MOS管T10的栅极，所述忆阻器M9的负端接入正电源电压VDD，所述忆阻器M9的正端分别接MOS管T9的漏极和忆阻器M13的负端，所述MOS管T9的栅极接入正电源电压VDD，所述忆阻器M10的负端接入正电源电压VDD，所述忆阻器M10的正端分别连接MOS管T10的漏极和忆阻器M15的负端，所述忆阻器M11的负端接忆阻器M1的正端，所述忆阻器M14的负端接入逻辑电平B，所述忆阻器M16的负端连接忆阻器M4的正端，所述忆阻器M11、M12的正端均连接至忆阻器M17的正端，所述忆阻器M13、M14的正端均连接至忆阻器M18的正端，所述忆阻器M15、M16的正端均连接至忆阻器M19的正端，所述忆阻器M17、M18、M19的负端输出信号HA-S，所述MOS管T6、T7、T8、T10的源极接负电源电压-VDD。
5.根据权利要求1所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量逻辑电路U4包括忆阻器M21、M22和MOS管T12，所述忆阻器M21的负端和MOS管T12的栅极接入逻辑电平B，所述忆阻器M21的正端连接忆阻器M22的负端并输出信号至三值多路复用器U6，所述忆阻器M22的正端连接MOS管T12的漏极，所述MOS管T12的源极连接负电源电压-VDD。
6.根据权利要求5所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量逻辑电路U5包括忆阻器M20、M23、M24和MOS管T11、T13，所述忆阻器M20和忆阻器M23的负端接入正电源电压VDD，所述忆阻器M20的正端分别连接MOS管T11的漏极和MOS管T13的栅极，所述MOS管T11的栅极接入逻辑电平B，所述忆阻器M23的正端连接忆阻器M24的负端并输出信号至三值多路复用器电路U6，所述忆阻器M24的正端连接MOS管T13的漏极，所述MOS管T11和T13的源极连接负电源电压-VDD。
7.根据权利要求6所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值多路复用器U3包括忆阻器M25-M39和MOS管T14-T18，所述忆阻器M25的负端以及MOS管T14、T15、T16的栅极接入逻辑电平A，所述忆阻器M25的正端分别接MOS管T14的漏极和MOS管T15的源极，所述忆阻器M26的负端接入正电源电压VDD，所述忆阻器M26的正端连接MOS管T15的漏极以及忆阻器M31的负端，所述忆阻器M27的负端接入正电源电压VDD，所述忆阻器M27的正端分别接MOS管T16的漏极和MOS管T18的栅极，所述忆阻器M28的负端接入正电源电压VDD，所述忆阻器M28的正端分别接MOS管T17的漏极和忆阻器M32的负端，所述MOS管T17的栅极接入正电源电压VDD...
【技术特征摘要】
1.一种基于忆阻器的平衡三值半加器电路，其特征在于，包括三值单变量上旋逻辑电路u1、三值单变量下旋逻辑电路u2、三值单变量逻辑电路u4、三值单变量逻辑电路u5、三值多路复用器u3和三值多路复用器u6，
2.根据权利要求1所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量上旋逻辑电路u1包括忆阻器m1-m3和mos管t1-t3，所述忆阻器m1的负端接入正电源电压vdd，所述忆阻器m1的正端连接忆阻器m2的负端以及mos管t3的漏极相连接，所述忆阻器m2的正端连接mos管t1的漏极，所述mos管t1的栅极、忆阻器m3的负端以及mos管t2的栅极接入逻辑电平b，所述忆阻器m3的正端连接mos管t2的漏极以及mos管t3的栅极，所述mos管t1-t3的源极连接负电源电压-vdd，所述忆阻器m1的正端输出电平信号至三值多路复用器u3。
3.根据权利要求2所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值单变量下旋逻辑电路u2包括忆阻器m4、m5和mos管t4、t5，所述忆阻器m4的负端以及mos管t4的栅极接入正电源电压vdd，所述忆阻器m4的正端与忆阻器m5的负端以及mos管t5的漏极相连接并输出电平信号至三值多路复用器u3，所述mos管t4的源极以及mos管t5的栅极接入逻辑电平b，所述mos管t5的源极接负电源电压-vdd。
4.根据权利要求3所述的一种基于忆阻器的平衡三值半加器电路，其特征在于，所述三值多路复用器u3包括忆阻器m6-m19和mos管t6-t10，所述忆阻器m6的负端以及mos管t6、t7、t8的栅极接入逻辑电平a，所述忆阻器m6的正端分别接mos管t6的漏极和mos管t9的源极，所述忆阻器m7的负端接入正电源电压vdd，所述忆阻器m7的正端连接mos管t7的漏极以及忆阻器m12的负端，所述忆阻器m8的负端接入正电源电压vdd，所述忆阻器m8的正端分别接mos管t8的漏极和mos管t10的栅极，所述忆阻器m9的负端接入正电源电压vdd，所述忆阻器m9的正端分别接mos管t9的漏极和忆阻器m13的负端，所述mos管t9的栅极接入正电源电压vdd，所述忆阻器m10的负端接入正电源电压vdd，所述忆阻器m10的正端分别连接mos管t10的漏极和忆阻器m15的负端，所述忆阻器m11的负端接忆阻器m1的正端，所述忆阻器m14的负端接入逻辑电平b，所述忆阻器m16的负端连接忆阻器m4的正端，所述忆阻器m11、m12的正端均连接至忆阻器m17的正端，所述忆阻器m13、m14的正端均连接至忆阻器m18的正端，所述忆阻器m15、m16的正端均连接至忆阻器m19的正端，...
【专利技术属性】
技术研发人员：王晓媛，孙瑩斐，
申请(专利权)人：杭州电子科技大学温州研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。