基于忆阻器基本逻辑门的平衡三值组合逻辑电路制造技术

本发明专利技术公开了一种基于忆阻器基本逻辑门的平衡三值组合逻辑电路，所述逻辑电路为基于忆阻器基本逻辑门的平衡三值半加器等组合逻辑电路，其中，平衡三值半加器包括平衡三值或门U<subgt;1</subgt;、平衡三值或门U<subgt;2</subgt;、平衡三值或门U<subgt;3</subgt;、平衡三值与非门U<subgt;4</subgt;和标准三值反相器U<subgt;5</subgt;，并利用忆阻器的阻值切换特性和记忆特性加以实现，从而进一步完成更复杂的逻辑电路设计，提高电路系统的信息存储密度，对现代信息电路的进一步发展有一定的促进作用。

【技术实现步骤摘要】

本专利技术涉及电路设计，涉及平衡三值数字逻辑电路结构，具体指一种基于忆阻器基本逻辑门的平衡三值组合逻辑电路。

技术介绍

1、随着cmos器件的尺寸逐渐接近其物理极限，传统cmos集成电路摩尔定律的延续遭遇了困境。二值逻辑已不能满足一些电路的设计要求，相比于二值逻辑，三值逻辑因具有电路实现更简单、互联成本更低、传输信息量更多等优势，受到了广泛的关注。

2、三值逻辑分为平衡三值逻辑和非平衡三值逻辑，其中非平衡三值逻辑具体又可分为正三值逻辑和负三值逻辑。其中正三值逻辑用{0，1，2}表示，负三值逻辑用{-2，-1，0}表示。平衡三值逻辑用{-1，0，1}表示。和传统的二值逻辑相对应，在三值逻辑中正三值逻辑首先被提出并且广泛应用。在之后的研究中，相关负三值的数字逻辑电路和平衡三值的数字逻辑电路设计相继被提出。

3、在基于三值逻辑的数字逻辑电路的设计方案中，目前已有基于不同技术提出的多种设计方案，如使用mosfets、cntfets等器件来设计三值逻辑电路。目前大量的三值逻辑电路使用常规的cmos技术，该方法在电路设计上需要更多的门电路，因而本文档来自技高网...

【技术保护点】

1.一种基于忆阻器基本逻辑门的平衡三值组合逻辑电路，所述逻辑电路为基于忆阻器基本逻辑门平衡三值半加器，其特征在于，包括平衡三值或门U1、平衡三值或门U2、平衡三值或门U3、平衡三值与非门U4和标准三值反相器U5；

2.根据权利要求1所述的基于忆阻器基本逻辑门的平衡三值组合逻辑电路，其特征在于，所述平衡三值或门U2包括忆阻器M5-M8和MOS管T11-T20，所述忆阻器M5和M7的负端接入正电源电压VDD，所述忆阻器M5的正端分别与忆阻器M6的负端、MOS管T15的漏极、MOS管T17的漏极、MOS管T19的栅极、MOS管T20的栅极相连接，所述忆阻器M6的正端分别与MOS管T...

【技术特征摘要】

1.一种基于忆阻器基本逻辑门的平衡三值组合逻辑电路，所述逻辑电路为基于忆阻器基本逻辑门平衡三值半加器，其特征在于，包括平衡三值或门u1、平衡三值或门u2、平衡三值或门u3、平衡三值与非门u4和标准三值反相器u5；

2.根据权利要求1所述的基于忆阻器基本逻辑门的平衡三值组合逻辑电路，其特征在于，所述平衡三值或门u2包括忆阻器m5-m8和mos管t11-t20，所述忆阻器m5和m7的负端接入正电源电压vdd，所述忆阻器m5的正端分别与忆阻器m6的负端、mos管t15的漏极、mos管t17的漏极、mos管t19的栅极、mos管t20的栅极相连接，所述忆阻器m6的正端分别与mos管t11、mos管t12、mos管t13的漏极相连接，所述mos管t11的栅极接入逻辑电平c，所述mos管t12的栅极接入逻辑电平d，所述mos管t13的栅极接入逻辑电平c，所述mos管t14的栅极接入逻辑电平d，所述mos管t13的源极与mos管t14的漏极相连接，所述mos管t15的栅极接入逻辑电平c，所述mos管t16的栅极接入逻辑电平d，所述mos管t15的源极与mos管t16的漏极相连接，所述mos管t17的栅极接入逻辑电平d，所述mos管t18的栅极接入逻辑电平c，所述mos管t17的源极与mos管t18的漏极相连接，所述忆阻器m7的正端输出逻辑电平e并与忆阻器m8的负端和mos管t20的漏极相连接，所述忆阻器m8的正端与mos管t19的漏极相连接，所述mos管t11、t12、t14、t16、t18、t19、t20的源极接负电源电压-vdd。

3.根据权利要求2所述的基于忆阻器基本逻辑门的平衡三值组合逻辑电路，其特征在于，所述平衡三值或门u3包括忆阻器m13-m16和mos管t27-t36，所述忆阻器m13和m15的负端接入正电源电压vdd，所述忆阻器m13的正端分别与忆阻器m14的负端、mos管t31的漏极、mos管t33的漏极、mos管t35的栅极、mos管t36的栅极相连接，所述忆阻器m14的正端分别与mos管t27、mos管t28、mos管t29的漏极相连接，所述mos管t27的栅极接入逻辑电平c，所述mos管t28的栅极接入逻辑电平e，所述mos管t29的栅极接入逻辑电平c，所述mos管t30的栅极接入逻辑电平e，所述mos管t29的源极与mos管t30的漏极相连接，所述mos管t31的栅极接入逻辑电平c，所述mos管t32的栅极接入逻辑电平e，所述mos管t31的源极与mos管t32的漏极相连接，所述mos管t33的栅极接入逻辑电平e，所述mos管t34的栅极接入逻辑电平c，所述mos管t33的源极与mos管t34的漏极相连接，所述忆阻器m15的正端输出逻辑电平e并与忆阻器m16的负端和mos管t36的漏极相连接，所述忆阻器m16的正端与mos管t35的漏极相连接，所述mos管t27、t28、t30、t32、t34、t35、t36的源极接负电源电压-vdd。

4.一种应用权利要求3所述基于忆阻器基本逻辑门平衡三值半加器的基于忆阻器基本逻辑门的平衡三值组...

【专利技术属性】
技术研发人员：王晓媛，包星刚，
申请(专利权)人：杭州电子科技大学温州研究院有限公司，
类型：发明
国别省市：