一种具有块状掺杂结构的绝缘层上硅LDMOS晶体管制造技术

本发明专利技术公开了一种具有块状掺杂结构的绝缘层上硅LDMOS晶体管，其包括由下至上依次层叠设置的衬底层、埋氧层、硅膜层和器件顶层。硅膜层中的漂移区的内侧设置有6～10个P型掺杂块状结构。各P型掺杂块状结构均嵌入在硅膜层内，且沿着漂移区的厚度方向依次间隔排列。本发明专利技术在漂移区中设置尺寸完全相同的多个P型掺杂块状结构，有助于消耗漂移区中的电子，辅助耗尽漂移区，提升漂移区的掺杂浓度，极大地降低了器件的导通电阻。此外本发明专利技术在漂移区中添加的多个P型掺杂块状结构可以产生多个额外的电场峰，调节器件漏端下方的纵向电场分布，改善了RESURF效应，有助于提升器件的纵向击穿电压。

【技术实现步骤摘要】

本专利技术属于半导体高压功率集成电路专用器件领域，具体涉及一种具有块状掺杂结构的绝缘层上硅ldmos晶体管。

技术介绍

1、随着功率半导体器件工艺技术的不断进步，新型器件层出不穷。ldmos因其在超大规模集成电路中的高兼容性、高适配性、良好的线性度和热性能，被广泛应用在航空航天、车辆工程、机械制造和国防等重点领域。技术水平不断提高的同时，相关硬件设备也在不断迭代升级，导致其对于半导体器件的性能要求也在不断提高，既可实现更高的击穿电压、更低的功耗(即更低的导通电阻)、更快的开关速度等。因此，相关科研人员需要在结构、材料和制作工艺三个方面对器件进行优化设计。传统的平面结soi ldmos器件为有效提高耐压，需准确控制附加电荷的数值和分布，而且平面结需要占用较大的表面积。随着沟槽工艺的不断发展及其在mems等领域的广泛应用，沟槽技术也被应用于功率器件的设计。沟槽终端技术通过刻槽去除主结的曲面结部分，以移除电场集中的半导体区域，在槽中填充介电材料，将高电场转移到介电系数更低但界面击穿电场更高的介质区域，从而提高耐压。本文采用沟槽技术，设计了一种具有沟槽结构的绝缘层本文档来自技高网...

【技术保护点】

1.一种具有块状掺杂结构的绝缘层上硅LDMOS晶体管，包括由下至上依次层叠设置的衬底层(8)、埋氧层(7)、硅膜层和器件顶层；其特征在于：所述硅膜层中的漂移区(5)的内侧设置有6～10个P型掺杂块状结构(13)；各P型掺杂块状结构(13)均嵌入在硅膜层内，且沿着漂移区(5)的厚度方向依次间隔排列；所述P型掺杂块状结构(13)的宽度为1.1～1.9μm；所述P型掺杂块状结构(13)的厚度为1.1～1.9μm。

2.根据权利要求1所述的一种具有块状掺杂结构的绝缘层上硅LDMOS晶体管，其特征在于：所述P型掺杂块状结构(13)的数量为6～8个。

3.根据权利要求1所述的...

【技术特征摘要】

1.一种具有块状掺杂结构的绝缘层上硅ldmos晶体管，包括由下至上依次层叠设置的衬底层(8)、埋氧层(7)、硅膜层和器件顶层；其特征在于：所述硅膜层中的漂移区(5)的内侧设置有6～10个p型掺杂块状结构(13)；各p型掺杂块状结构(13)均嵌入在硅膜层内，且沿着漂移区(5)的厚度方向依次间隔排列；所述p型掺杂块状结构(13)的宽度为1.1～1.9μm；所述p型掺杂块状结构(13)的厚度为1.1～1.9μm。

2.根据权利要求1所述的一种具有块状掺杂结构的绝缘层上硅ldmos晶体管，其特征在于：所述p型掺杂块状结构(13)的数量为6～8个。

3.根据权利要求1所述的一种具有块状掺杂结构的绝缘层上硅ldmos晶体管，其特征在于：所述p型掺杂块状结构(13)的宽度为1.3～1.7μm。

4.根据权利要求1所述的一种具有块状掺杂结构的绝缘层上硅ldmos晶体管，其特征在于：所述p型掺杂块状结构(13)的厚度为1.1～1.5μm。

5.根据权利要求1所述的一种具有块状掺杂结构的绝缘层上硅ldmos晶体管，其特征在于：所述的漂移区(5)的掺杂类型为n型，掺杂浓度为1.1×1016cm-3～1.4×1016cm-3；所有p型掺杂块状结构(13)的掺杂类型均为p型，掺杂浓度均为1.8×1016cm-3～2.2×1016cm-3。

6.根据权利要求1所述的一种具有块状掺杂结构的绝缘...

【专利技术属性】
技术研发人员：胡月，王天赐，吴成飞，程瑜华，赵文生，王高峰，
申请(专利权)人：杭州电子科技大学温州研究院有限公司，
类型：发明
国别省市：