一种制造技术

本申请提供了一种

【技术实现步骤摘要】
一种IC封装载板的制作方法


[0001]本申请涉及电路板制作
，具体地，涉及一种
IC
封装载板的制作方法
。

技术介绍

[0002]伴随着科技的进步，电子产业的发展越来越迅速，对电子产品中
IC
封装载板的精细化提出了更高的要求
。
由此催生了
IC
封装载板精细化的方法如
SAP(Semi
‑
Additive Process
，半加成法
)、mSAP(Modify Semi
‑
Additive Process
，改良型半加成法
)
以及
ETS(Embedded Trance Substrate
，埋入线路技术，简称埋线技术
)
等
。
[0003]ETS(
埋线技术
)
的特点是将线路埋在树脂介质层中，线路图形三面包裹于树脂介质层中
。
由于线路受到树脂介质层的保护，相较于常规工艺，药水仅能够咬蚀表面的铜，对线路两侧没有攻击和腐蚀作用
。
因此，
ETS
技术可以达到
IC
封装载板线路精细化的目的
。
目前国际上先进的埋线技术
IC
封装载板线宽及线距较小，但是由于埋线工艺需要用到专用的可剥离的芯板，目前可以提供此芯板板材的供应商较为单一，无法满足
IC
封装载板的广泛应用
。IC
封装载板的精细化一方面受到材料的局限性影响，另一方面埋线工艺只能满足
IC
封装载板表面的其中一面使用此设计，故精细线路只能保证单层达到精细化的目的
。
[0004]现有技术中除了
ETS
层的其他层仍采用常规的酸性蚀刻工艺，受
IC
封装载板上电镀铜的厚度
、
干膜解析能力以及蚀刻能力等限制的影响无法实现精细线路的制作
。
目前业界使用该工艺能够达到的最精细线路宽度为
30
μ
m
以上，距离埋线和
mSAP
工艺的能力存在较大差距
。

技术实现思路

[0005]本申请的目的是提供一种
IC
封装载板的制作方法，基于本申请的制作方法，能够设计得到具有表层双面精细线路的
IC
封装载板
。
[0006]为了实现上述目的，本申请采用以下技术方案：
[0007]本申请提供了一种
IC
封装载板的制作方法，包括：提供一个双面覆铜基板，所述双面覆铜基板包括第一粘连层以及分别形成于所述第一粘连层相对两侧的两个第一叠构载体铜箔；在所述两个第一叠构载体铜箔的表面分别形成第一线路层，得到包含一层线路的双面线路板；述线路层包括导电线路图形，所述两个第一叠构载体铜箔上的导电线路图形相同或不同；所述第一线路层上设置
n
层线路板，
n≥0
；剥离所述第一粘连层，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，得到两个包含相同或不同线路的
IC
封装载板
。
[0008]在一些实施方式中，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行棕氧化处理；在最外层线路板上进行贴干膜处理，曝光所述干膜得到曝光薄膜层；对所述第一叠构载体铜箔进行第一闪蚀量的闪蚀；将所述曝光干膜层去除，对进行第一闪蚀量的闪蚀后的所述第一叠构载体铜箔和最外层叠构载体铜箔进行第二闪蚀量的闪蚀
。
[0009]在一些实施方式中，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行铜面超粗化处理；对所述第一叠构载体铜箔和最外层叠构载体铜箔进行一次闪蚀
。
[0010]在一些实施方式中，在所述第一线路层上设置
n
层线路板，包括：在两个所述第一线路层上分别依次叠合粘连层
、
叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层
。
[0011]在一些实施方式中，还包括：在所述叠构载体铜箔上形成多个盲孔，所述多个盲孔贯穿所述粘连层及所述叠构载体铜箔；分别在所述多个盲孔内填充导电材料
。
[0012]在一些实施方式中，所述第一叠构载体铜箔
、
所述叠构载体铜箔包括叠构的载体铜箔和薄铜箔层
。
[0013]在一些实施方式中，所述第一叠构载体铜箔中的载体铜箔朝向所述第一粘连层布置，所述第一叠构载体铜箔中的薄铜箔层远离所述粘连层布置；所述叠构载体铜箔中的薄铜箔层朝向所述粘连层布置，所述叠构载体铜箔中的载体铜箔原理所述粘连层布置
。
[0014]在一些实施方式中，所述载体铜箔的厚度为
12
‑
70
μ
m
，所述薄铜箔层的厚度为
0.5
‑
6.0
μ
m。
[0015]在一些实施方式中，在两个所述第一线路层上分别依次叠合粘连层
、
叠构载体铜箔并进行固化，在两个所述叠构载体铜箔上分别形成线路层，包括：固化后将所述叠构载体铜箔中的载体铜箔剥离以露出所述叠构载体铜箔中的薄铜箔层，在所述叠构载体铜箔中的薄铜箔层上形成所述线路层
。
[0016]在一些实施方式中，对所述最外层线路板进行防焊处理和
/
或表面处理，以避免包含线路的
IC
封装载板表面氧化
。
[0017]与现有技术相比，本申请的有益效果：
[0018]本申请提供了一种
IC
封装载板的制作方法，包括以下步骤：提供一个双面覆铜基板，该双面覆铜基板包括第一粘连层以及分别形成于粘连层相对两侧的两个第一叠构载体铜箔，分别在两个第一叠构载体铜箔的表面形成线路相同或不同的线路层可以得到双面线路板
。
接着可以根据实际使用场景的需求设计在第一线路层上是否采用
mSAP
工艺继续叠加更多线路层
。
剥离第一粘连层可以得到两个包含相同或不同精细线路的
IC
封装载板
。
[0019]与现有技术相比，本申请的包含精细线路的
IC
封装载板的制作方法可以实现一步制作两个包含精细线路的
IC
封装载板，受埋线层材料的局限性影响，现有技术中埋线工艺只能满足封装载板表面的其中一面使用此工艺，故精细线路只能保证单面达到精细化的目的，本申请的制作方法可以满足双面均为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
IC
封装载板的制作方法，其特征在于，包括：提供一个双面覆铜基板，所述双面覆铜基板包括第一粘连层以及分别形成于所述第一粘连层相对两侧的两个第一叠构载体铜箔；在所述两个第一叠构载体铜箔的表面分别形成第一线路层，得到包含一层线路的双面线路板；所述线路层包括导电线路图形，所述两个第一叠构载体铜箔上的导电线路图形相同或不同；在所述第一线路层上设置
n
层线路板，
n≥0
；剥离所述第一粘连层，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，得到两个包含相同或不同线路的
IC
封装载板
。2.
如权利要求1所述的方法，其特征在于，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行棕氧化处理；在最外层线路板上进行贴干膜处理，曝光所述干膜得到曝光薄膜层；对所述第一叠构载体铜箔进行第一闪蚀量的闪蚀；将所述曝光干膜层去除，对进行第一闪蚀量的闪蚀后的所述第一叠构载体铜箔和最外层叠构载体铜箔进行第二闪蚀量的闪蚀
。3.
如权利要求1所述的方法，其特征在于，对最外层线路板进行粗化处理，对所述第一叠构载体铜箔和
/
或所述最外层线路板进行至少一次闪蚀，包括：对所述最外层线路板进行铜面超粗化处理；对所述第一叠构载体铜箔和最外层叠构载体铜箔进行一次闪蚀
。4.
如权利要求1所述的方法，其特征在于，在所述第一线路层上设置
n
层线路板，包括：在两个所述第一线路层上分别依次叠合粘连层

【专利技术属性】
技术研发人员：于民生，付海涛，王昌水，赵曼羚，段龙辉，
申请(专利权)人：上海美维科技有限公司，
类型：发明
国别省市：