封装基板导电图形制作能力的评估方法技术

本发明专利技术提供一种封装基板导电图形制作能力的评估方法，简单易操作，可通过设计不同深度的盲槽和/或不同尺寸的凸起来模拟金属蚀刻前工序如电镀所引起的凹坑和/或凸起等情形，以评估封装基板进行导电图形的制作能力，从而避免因不良导电图形的制作所引起的产能损失及成本浪费；通过设计回形金属测试线路，能够简便地进行电性测试，从而可快速、全面得对封装基板导电图形的制作能力进行评估。装基板导电图形的制作能力进行评估。装基板导电图形的制作能力进行评估。

【技术实现步骤摘要】
封装基板导电图形制作能力的评估方法


[0001]本专利技术属于半导体制造
，涉及一种封装基板导电图形制作能力的评估方法。

技术介绍

[0002]在现代半导体封装基板制造工艺中，通常采用减成法、半加成法(SAP)和改良型半加成法(mSAP)工艺制作导电图形，其中，选择一款合适的干膜尤为重要。干膜的选择需要考虑两方面：一是干膜的解析度/附着力，二是干膜的填充能力。一般而言，较厚的干膜，追从性好，但是分辨率较差，导致解析力/附着力能力下降，从而影响精细线路的制作；较薄的干膜的解析度/附着力较好，但是追从性能力较差，容易出现开路、短路等缺陷，量产的良率受到影响。例如：IC封装基板在经过电镀工序后，在铜面上难免会有一些针孔、划伤、凸起、凹坑等微小缺陷。在制备导电图形时，上述这些缺陷部位与干膜可能会存在结合不紧密，容易形成空隙的问题，而在蚀刻或显影时，药水会从该空隙处渗入，使得制备的金属线路出现如断线、缺口等问题，影响导电图形的电性能，甚至导致开路缺陷，造成良率损失。
[0003]因此，提供一种封装基板导电图形制作能力的评估方法，实属必要。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种封装基板导电图形制作能力的评估方法，用于解决现有技术中难以对封装基板导电图形的制作能力进行评估的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种封装基板导电图形制作能力的评估方法，包括以下步骤：
[0006]提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；
[0007]于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；
[0008]刻蚀所述金属层，于所述金属层中形成沿第一方向延伸的盲槽；
[0009]去除所述第一干膜；
[0010]于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；
[0011]对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述通槽沿第二方向延伸并与所述盲槽相连通，且图形化后的所述金属层构成位于所述载板上的回形金属测试线路；
[0012]去除所述第二干膜；
[0013]对所述回形金属测试线路进行电性测试，评估所述封装基板导电图形的制作能力。
[0014]本专利技术还提供一种封装基板导电图形制作能力的评估方法，包括以下步骤：
[0015]提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；
[0016]于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；
[0017]进行电镀，于所述金属层上形成沿第一方向延伸的凸起；
[0018]去除所述第一干膜；
[0019]于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；
[0020]对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述通槽沿第二方向延伸并与所述凸起相连，且图形化后的所述金属层构成位于所述载板上的回形金属测试线路；
[0021]去除所述第二干膜；
[0022]对所述回形金属测试线路进行电性测试，评估所述封装基板导电图形的制作能力。
[0023]本专利技术还提供一种封装基板导电图形制作能力的评估方法，包括以下步骤：
[0024]提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；
[0025]于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；
[0026]刻蚀所述金属层，于所述金属层中形成沿第一方向延伸的盲槽；
[0027]去除所述第一干膜；
[0028]于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；
[0029]进行电镀，于所述金属层上形成沿第一方向延伸的凸起；
[0030]去除所述第二干膜；
[0031]于所述金属层上形成第三干膜，并图形化所述第三干膜，显露所述金属层；
[0032]对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述通槽沿第二方向延伸并与所述盲槽和所述凸起相连，且图形化后的所述金属层构成位于所述载板上的回形金属测试线路；
[0033]去除所述第三干膜；
[0034]对所述回形金属测试线路进行电性测试，评估所述封装基板导电图形的制作能力。
[0035]可选地，制备所述凸起的步骤在制备所述盲槽的步骤之前。
[0036]可选地，所述电性测试包括对所述回形金属测试线路进行的电阻法测试，所述电阻法测试包括二端式测试或四端式测试，其中，当测试电阻值与电阻标准值之间的差异大于电阻标准值的10％时，所述封装基板进行导电图形的制作能力达不到要求，当测试电阻值与电阻标准值之间的差异小于或等于电阻标准值的10％时，所述封装基板进行导电图形的制作能力达标。
[0037]可选地，进行所述电性测试后还包括使用显微镜进行观察的步骤，其中，所述显微镜包括扫描电子显微镜。
[0038]可选地，所述第一方向与所述第二方向的夹角θ的范围为0
°
<θ≤90
°
。
[0039]可选地，刻蚀所述金属层，于所述金属层中形成的所述盲槽具有不同尺寸和/或所述凸起具有不同尺寸，以形成具有不同线宽/间距的所述回形金属测试线路。
[0040]可选地，形成所述回形金属测试线路的同时形成与所述回形金属测试线路电连接的金属测试焊盘。
[0041]可选地，所述封装基板为轴对称封装基板，位于所述封装基板的相对两面上的所述盲槽具有不同形貌和/或所述凸起具有不同形貌。
[0042]如上所述，本专利技术的封装基板导电图形制作能力的评估方法，简单易操作，可通过设计不同深度的盲槽和/或不同尺寸的凸起来模拟金属蚀刻前工序如电镀所引起的凹坑和/或凸起等情形，以评估封装基板进行导电图形的制作能力，从而避免因不良导电图形的制作所引起的产能损失及成本浪费；通过设计回形金属测试线路，能够简便地进行电性测试，从而可快速、全面得对封装基板导电图形的制作能力进行评估。
附图说明
[0043]图1显示为实施例一中封装基板导电图形制作能力的评估方法的工艺流程示意图。
[0044]图2显示为实施例一中提供的覆铜板的结构示意图。
[0045]图3显示为实施例一中封装基板的结构示意图。
[0046]图4显示为实施例一中在封装基板上形成第一干膜后的结构示意图。
[0047]图5显示为实施例一中图形化第一干膜后的结构示意图。
[0048]图6显示为实施例一中形成沿第一方向延伸的盲槽后的结构示意图。
[0049]图7显示为实施例一中去除第一干膜后的结构示意图。
[0050]图8a显示为实施例一中于金属层上形成第二干膜后的结构示意图。
[0051]图8b显示为实施例一中于金属层上形成第二干膜后的另一结构示意图。
[0052]图9a显示为图8a中对金属层进行湿法刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装基板导电图形制作能力的评估方法，其特征在于，包括以下步骤：提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；刻蚀所述金属层，于所述金属层中形成沿第一方向延伸的盲槽；去除所述第一干膜；于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述通槽沿第二方向延伸并与所述盲槽相连通，且图形化后的所述金属层构成位于所述载板上的回形金属测试线路；去除所述第二干膜；对所述回形金属测试线路进行电性测试，评估所述封装基板导电图形的制作能力。2.一种封装基板导电图形制作能力的评估方法，其特征在于，包括以下步骤：提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；进行电镀，于所述金属层上形成沿第一方向延伸的凸起；去除所述第一干膜；于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述通槽沿第二方向延伸并与所述凸起相连，且图形化后的所述金属层构成位于所述载板上的回形金属测试线路；去除所述第二干膜；对所述回形金属测试线路进行电性测试，评估所述封装基板导电图形的制作能力。3.一种封装基板导电图形制作能力的评估方法，其特征在于，包括以下步骤：提供封装基板，所述封装基板包括载板及位于所述载板表面的金属层；于所述金属层上形成第一干膜，并图形化所述第一干膜，显露所述金属层；刻蚀所述金属层，于所述金属层中形成沿第一方向延伸的盲槽；去除所述第一干膜；于所述金属层上形成第二干膜，并图形化所述第二干膜，显露所述金属层；进行电镀，于所述金属层上形成沿第一方向延伸的凸起；去除所述第二干膜；于所述金属层上形成第三干膜，并图形化所述第三干膜，显露所述金属层；对所述金属层进行湿法刻蚀，形成贯穿所述金属层的通槽，所述...

【专利技术属性】
技术研发人员：杜玲玲，李君红，沈阳，刘青林，王建彬，张军，彭增，
申请(专利权)人：上海美维科技有限公司，
类型：发明
国别省市：