一种失效定位方法技术

本发明专利技术提供一种失效定位方法，提供含有失效后段结构的芯片样品；对芯片样品进行去层次，暴露出需要分析的金属层；在芯片样品表面沉积一层覆盖所述金属层的金属导电层；去除芯片样品表面覆盖在金属层上的所述金属导电层的部分，将金属层露出；在芯片样品表面沉积一层覆盖露出的金属层以及剩余的金属导电层的非导电保护层；对芯片样品制备包含金属层、金属导电层以及非导电保护层的TEM薄片样品；对TEM薄片样品进行VC分析，锁定断路位置；对TEM薄片样品上的断路位置进行分析。本发明专利技术解决了微小缺陷造成的金属后段断路问题无法定位分析的困难，并且可以在失效定位后，不需再加工样品，直接进行TEM分析，极大地提高了分析的成功率和质量。功率和质量。功率和质量。

【技术实现步骤摘要】
一种失效定位方法


[0001]本专利技术涉及半导体
，特别是涉及一种失效定位方法。

技术介绍

[0002]在集成电路工艺中，随着金属层次的不断增加，金属互连之间的失效已经成为影响芯片良率的一个非常重要的因素。
[0003]传统分析金属互连断路失效的方法，是在待观测金属层露出后，利用激光或离子束将金属线的一端接地，另一端浮空。利用VC(电压衬度)分析方法，就可以定位出断路的位置，然后再在该位置进行TEM切片分析，最终找到产生断路的工艺原因。
[0004]随着工艺的不断发展，能够造成失效的缺陷也变得原来越小，传统的分析方法在定位此类微小缺陷时也越来越困难，急需开发一种新的方法。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种失效定位方法，用于解决现有技术中在定位微小缺陷方面，无法找出产生断路原因的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种失效定位方法，该方法至少包括以下步骤：
[0007]步骤一、提供含有失效后段结构的芯片样品；
[0008]步骤二、对所述芯片样品进行去层次，暴露出需要分析的金属层；
[0009]步骤三、在所述芯片样品表面沉积一层覆盖所述金属层的金属导电层；
[0010]步骤四、去除所述芯片样品表面覆盖在所述金属层上的所述金属导电层的部分，将所述金属层露出；
[0011]步骤五、在所述芯片样品表面沉积一层覆盖露出的所述金属层以及剩余的所述金属导电层的非导电保护层；
[0012]步骤六、对所述芯片样品制备包含所述金属层、金属导电层以及非导电保护层的TEM薄片样品；
[0013]步骤七、对TEM薄片样品进行VC分析，锁定断路位置；
[0014]步骤八、对TEM薄片样品上的断路位置进行分析。
[0015]优选地，步骤三中采用FIB沉积所述金属导电层。
[0016]优选地，步骤四中采用FIB去除覆盖在所述金属层上的所述金属导电层的部分。
[0017]优选地，步骤五中采用FIB沉积所述非导电保护层。
[0018]优选地，步骤五中的所述非导电保护层为碳保护层。
[0019]优选地，步骤六中采用FIB制备TEM薄片样品。
[0020]优选地，步骤七中采用FIB对所述TEM薄片样品进行VC分析。
[0021]优选地，步骤八中采用TEM对所述TEM薄片样品上的断路位置进行分析。
[0022]如上所述，本专利技术的失效定位方法，具有以下有益效果：本专利技术解决了微小缺陷造
成的金属后段断路问题无法定位分析的困难，并且可以在失效定位后，不需再加工样品，直接进行TEM分析，极大地提高了分析的成功率和质量。
附图说明
[0023]图1显示为本专利技术中的芯片样品结构的纵截面示意图；
[0024]图2显示为本专利技术中的对芯片样品去层次后暴露出金属层的纵截面结构示意图；
[0025]图3显示为本专利技术中在芯片样品表面覆盖金属导电层后的纵截面结构示意图；
[0026]图4显示为本专利技术中将金属层上金属导电层去除后的芯片样品纵截面结构示意图；
[0027]图5显示为本专利技术中在金属层上覆盖非导电保护层后的芯片样品的纵截面结构示意图；
[0028]图6显示为本专利技术中在芯片样品上制备TEM薄片样品的结构示意图；
[0029]图7显示为本专利技术中对TEM薄片样品进行VC分析时正常VC的结构示意图；
[0030]图8显示为本专利技术中对TEM薄片样品进行VC分析时异常VC的结构示意图；
[0031]图9显示为本专利技术中失效定位方法流程图。
具体实施方式
[0032]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0033]请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0034]本专利技术提供一种失效定位方法，如图9所示，图9显示为本专利技术中失效定位方法流程图，该方法至少包括以下步骤：
[0035]步骤一、提供含有失效后段结构的芯片样品；如图1所示，图1显示为本专利技术中的芯片样品结构的纵截面示意图。该步骤一中提供含有失效后段结构的芯片样品01，该芯片样品中含有的失效后段结构为金属层02。
[0036]步骤二、对所述芯片样品进行去层次，暴露出需要分析的金属层；如图2所示，图2显示为本专利技术中的对芯片样品去层次后暴露出金属层的纵截面结构示意图。该步骤二中对所述芯片样品01进行去层次，即将覆盖在所述金属层上表面的样品层去除，暴露出需要分析的金属层02。
[0037]步骤三、在所述芯片样品表面沉积一层覆盖所述金属层的金属导电层；如图3所示，图3显示为本专利技术中在芯片样品表面覆盖金属导电层后的纵截面结构示意图。该步骤三在所述芯片样品表面沉积一层覆盖所述金属层02的所述金属导电层03。所述金属导电层03将所述金属层02的全部覆盖，并且所述金属导电层的一部分覆盖在所述芯片样品01的表面。
[0038]本专利技术进一步地，本实施例的步骤三中采用FIB沉积所述金属导电层03。
[0039]步骤四、去除所述芯片样品表面覆盖在所述金属层上的所述金属导电层的部分，将所述金属层露出；如图4所示，图4显示为本专利技术中将金属层上金属导电层去除后的芯片样品纵截面结构示意图。该步骤四去除所述芯片样品01表面覆盖在所述金属层02上的所述金属导电层03的部分，将所述金属层02露出。
[0040]本专利技术进一步地，本实施例的步骤四中采用FIB去除覆盖在所述金属层上的所述金属导电层的部分。本专利技术中的FIB指的是聚焦离子束(Focused Ion Beam)。
[0041]步骤五、在所述芯片样品表面沉积一层覆盖露出的所述金属层以及剩余的所述金属导电层的非导电保护层；如图5所示，图5显示为本专利技术中在金属层上覆盖非导电保护层后的芯片样品的纵截面结构示意图。该步骤五在所述芯片样品01表面沉积一层覆盖露出的所述金属层02以及剩余的所述金属导电层03的非导电保护层04。
[0042]本专利技术进一步地，本实施例的步骤五中采用FIB沉积所述非导电保护层04。
[0043]本专利技术进一步地，本实施例的步骤五中的所述非导电保护层04为碳保护层。
[0044]步骤六、对所述芯片样品制备包含所述金属层、金属导电层以及非导电保护层的TEM薄片样品；如图6所示，图6显示为本专利技术中在芯片样品上制备TEM薄片样品的结构示意图。该步骤六中对所述芯片样品制备包含所述金属本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种失效定位方法，其特征在于，该方法至少包括以下步骤：步骤一、提供含有失效后段结构的芯片样品；步骤二、对所述芯片样品进行去层次，暴露出需要分析的金属层；步骤三、在所述芯片样品表面沉积一层覆盖所述金属层的金属导电层；步骤四、去除所述芯片样品表面覆盖在所述金属层上的所述金属导电层的部分，将所述金属层露出；步骤五、在所述芯片样品表面沉积一层覆盖露出的所述金属层以及剩余的所述金属导电层的非导电保护层；步骤六、对所述芯片样品制备包含所述金属层、金属导电层以及非导电保护层的TEM薄片样品；步骤七、对TEM薄片样品进行VC分析，锁定断路位置；步骤八、对TEM薄片样品上的断路位置进行分析。2.根据权利要求1所述的失效定位方法，其特征在于：步骤...

【专利技术属性】
技术研发人员：陈强，高金德，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：