半导体装置制造方法及图纸

提供了半导体装置，其包括：第一有源区域和第二有源区域，在基底上并在第一方向上延伸；第一栅极结构和第二栅极结构，分别在第一有源区域和第二有源区域上，第一栅极结构和第二栅极结构在第二方向上延伸并在第二方向上彼此间隔开；第一源极/漏极区域和第二源极/漏极区域，分别在第一有源区域和第二有源区域上并与第一栅极结构和第二栅极结构相邻；第一接触插塞和第二接触插塞，在第一源极/漏极区域和第二源极/漏极区域上并分别连接到第一源极/漏极区域和第二源极/漏极区域；以及垂直掩埋结构，在第一栅极结构与第二栅极结构之间并在第一源极/漏极区域与第二源极/漏极区域之间。垂直掩埋结构包括与第一接触插塞接触的第一侧表面。一侧表面。一侧表面。

【技术实现步骤摘要】
半导体装置
[0001]本申请要求于2022年6月20日在韩国知识产权局提交的第10
‑
2022
‑
0075121号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本公开涉及半导体装置。

技术介绍

[0003]随着对半导体装置的高性能、高速度和/或多功能的需求增加，半导体装置的集成度已经增大。具有高集成密度的半导体装置可以包括具有精细宽度或在其间具有精细间距的图案。此外，为了克服由平面金属氧化物半导体FET(MOSFET)的尺寸的减小导致的操作特性的限制，已经做出了努力以开发包括具有三维结构的沟道的半导体装置(例如，FinFET)。

技术实现思路

[0004]示例实施例提供了一种具有增大的集成度和改善的电特性的半导体装置。
[0005]根据示例实施例，一种半导体装置包括：第一有源区域和第二有源区域，位于基底上并且在第一方向上延伸；第一栅极结构和第二栅极结构，分别位于第一有源区域和第二有源区域上，第一栅极结构和第二栅极结构在第二方向上延伸并且在第二方向上彼此间隔开；第一源极/漏极区域和第二源极/漏极区域，分别位于第一有源区域和第二有源区域上并且与第一栅极结构和第二栅极结构相邻；第一接触插塞和第二接触插塞，位于第一源极/漏极区域和第二源极/漏极区域上并且分别连接到第一源极/漏极区域和第二源极/漏极区域；以及垂直掩埋结构，位于第一栅极结构与第二栅极结构之间并且位于第一源极/漏极区域与第二源极/漏极区域之间。垂直掩埋结构可以包括在第二方向上彼此间隔开的第一侧表面和第二侧表面，并且第一接触插塞接触垂直掩埋结构的第一侧表面。
[0006]根据示例实施例，一种半导体装置包括：第一有源区域和第二有源区域，位于基底上并且在第一方向上延伸；第一栅极结构和第二栅极结构，分别位于第一有源区域和第二有源区域上，第一栅极结构和第二栅极结构在第二方向上延伸并且在第二方向上彼此间隔开；第一源极/漏极区域和第二源极/漏极区域，分别位于第一有源区域和第二有源区域上并且与第一栅极结构和第二栅极结构相邻；第一接触插塞和第二接触插塞，位于第一源极/漏极区域和第二源极/漏极区域上并且分别连接到第一源极/漏极区域和第二源极/漏极区域；以及垂直掩埋结构，位于第一源极/漏极区域与第二源极/漏极区域之间。垂直掩埋结构可以包括在第二方向上彼此间隔开的第一侧表面和第二侧表面，并且第一接触插塞接触垂直掩埋结构的第一侧表面。第一接触插塞可以包括在第二方向上彼此间隔开的第一端部和第二端部，并且在平面图中，第一接触插塞的第一端部位于垂直掩埋结构中。
[0007]根据示例实施例，一种半导体装置包括：第一有源区域和第二有源区域，位于基底上并且在第一方向上延伸；第一栅极结构和第二栅极结构，分别位于第一有源区域和第二有源区域上，第一栅极结构和第二栅极结构在第二方向上延伸并且在第二方向上彼此间隔
开；第一源极/漏极区域和第二源极/漏极区域，分别位于第一有源区域和第二有源区域上并且与第一栅极结构和第二栅极结构相邻；第一接触插塞和第二接触插塞，位于第一源极/漏极区域和第二源极/漏极区域上并且分别连接到第一源极/漏极区域和第二源极/漏极区域；垂直掩埋结构，包括在第二方向上彼此间隔开的第一侧表面和第二侧表面，第一接触插塞接触第一侧表面的上部；以及水平掩埋结构，接触垂直掩埋结构的下表面。垂直掩埋结构的最上端可以位于比第一源极/漏极区域的最上端距基底远的水平上。
附图说明
[0008]通过下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点。
[0009]图1A和图1B是示出根据示例实施例的半导体装置的平面图。
[0010]图2A至图2C是示出根据示例实施例的半导体装置的剖视图。
[0011]图3A和图3B是示出根据示例实施例的半导体装置的示意性剖视图。
[0012]图4是示出根据示例实施例的半导体装置的示意性剖视图。
[0013]图5A和图5B是示出根据示例实施例的半导体装置的示意性剖视图。
[0014]图6是示出根据示例实施例的半导体装置的平面图。
[0015]图7A至图7C是示出根据示例实施例的半导体装置的剖视图。
[0016]图8A至图19C是示出根据示例实施例的制造半导体装置的方法的工艺序列的图。
[0017]图20A至图20D是示出根据示例实施例的制造半导体装置的方法的工艺序列的图。
具体实施方式
[0018]在下文中，将参照附图描述示例实施例。
[0019]在下面的描述中，除非另外指出，否则术语“上”、“上部”、“上表面”、“下”、“下部”、“下表面”、“侧表面”等参照附图来使用。尽管在此可以使用术语“第一”、“第二”或其他术语来描述各种元件，但这些元件不应受这些术语限制。那些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。如在此使用的，“覆盖”或“围绕”或“填充”另一元件或区域的元件或区域可以完全地或部分地覆盖或围绕或填充所述另一元件或区域。
[0020]图1A和图1B是示出根据示例实施例的半导体装置的平面图。图1B是图1A的区域“A”中的被选组件(例如，主要组件)的放大平面图。
[0021]图2A、图2B和图2C是示出根据示例实施例的半导体装置的剖视图。图2A至图2C是分别沿着图1A的线I
‑
I'、线II
‑
II'和线III
‑
III'截取的剖视图。为了易于描述，在图1A和图1B中仅示出了半导体装置的被选组件(例如，主要组件)。
[0022]参照图1A至图2C，半导体装置100可以包括基底101、沟道结构140、第一栅极结构160A、第二栅极结构160B、第一源极/漏极区域150A、第二源极/漏极区域150B、第一接触插塞195A、第二接触插塞195B和垂直掩埋结构170，基底101包括有源区域105，沟道结构140包括在有源区域105上彼此竖直地间隔开的第一沟道层141、第二沟道层142、第三沟道层143和第四沟道层144，第一栅极结构160A和第二栅极结构160B在有源区域105上延伸(例如，穿过有源区域105或与有源区域105交叉)并且分别包括栅电极165，第一源极/漏极区域150A
和第二源极/漏极区域150B接触沟道结构140，第一接触插塞195A和第二接触插塞195B分别连接到第一源极/漏极区域150A和第二源极/漏极区域150B，垂直掩埋结构170连接到第一接触插塞195A。半导体装置100还可以包括隔离层110、内间隔件层130、垂直绝缘层172、水平掩埋结构180、第一层间绝缘层192和第二层间绝缘层194。第一栅极结构160A和第二栅极结构160B中的每个可以包括栅极介电层162、栅极间隔件层164和栅电极165。
[0023]在半导体装置100中，栅电极16本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：第一有源区域和第二有源区域，位于基底上并且在第一方向上延伸；第一栅极结构和第二栅极结构，分别位于第一有源区域和第二有源区域上，其中，第一栅极结构和第二栅极结构在第二方向上延伸并且在第二方向上彼此间隔开；第一源极/漏极区域和第二源极/漏极区域，分别位于第一有源区域和第二有源区域上并且与第一栅极结构和第二栅极结构相邻；第一接触插塞和第二接触插塞，位于第一源极/漏极区域和第二源极/漏极区域上并且分别连接到第一源极/漏极区域和第二源极/漏极区域；以及垂直掩埋结构，位于第一栅极结构与第二栅极结构之间并且位于第一源极/漏极区域与第二源极/漏极区域之间，其中，垂直掩埋结构包括在第二方向上彼此间隔开的第一侧表面和第二侧表面，并且第一接触插塞接触垂直掩埋结构的第一侧表面。2.根据权利要求1所述的半导体装置，其中，垂直掩埋结构的最上端比第一源极/漏极区域的最上端距基底远。3.根据权利要求1所述的半导体装置，其中，垂直掩埋结构的最下端比第一源极/漏极区域的最下端靠近基底的底部。4.根据权利要求1所述的半导体装置，其中，基底距垂直掩埋结构的最上端和距第一接触插塞的最上端是等距的。5.根据权利要求1所述的半导体装置，其中，垂直掩埋结构的第一侧表面的上部和垂直掩埋结构的第二侧表面的上部具有不同的倾斜度。6.根据权利要求1所述的半导体装置，其中，第一接触插塞接触垂直掩埋结构的第一侧表面的上部，并且垂直掩埋结构的最上端比第一接触插塞的最上端靠近基底。7.根据权利要求1所述的半导体装置，其中，第一接触插塞在第一方向上具有第一长度并在第二方向上具有第二长度，第二长度比第一长度长，并且垂直掩埋结构在第一方向上具有第三长度并在第二方向上具有第四长度，第四长度比第三长度短。8.根据权利要求1所述的半导体装置，其中，第一接触插塞包括在第二方向上彼此间隔开的第一端部和第二端部，并且在平面图中，第一接触插塞的第一端部位于垂直掩埋结构中。9.根据权利要求1所述的半导体装置，其中，第一接触插塞的上部在与第一方向和第二方向垂直的第三方向上与垂直掩埋结构叠置。10.根据权利要求1所述的半导体装置，其中，垂直掩埋结构的在第二方向上的宽度在10nm至40nm的范围内。11.根据权利要求1所述的半导体装置，所述半导体装置还包括：垂直绝缘层，在垂直掩埋结构的侧表面上延伸。12.根据权利要求1所述的半导体装置，所述半导体装置还包括：水平掩埋结构，接触垂直掩埋结构的下表面。13.根据权利要求1所述的半导体装置，所述半导体装置还包括：多个沟道层，位于第一有源区域上，
其中，所述多个沟道层在与第一方...

【专利技术属性】
技术研发人员：车承珉，郭玟燦，黄东勳，刘素罗，李城门，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：