包括半导体本体的横向取向金属氧化物半导体（MOS）器件制造技术

一种横向取向金属氧化物半导体(MOS)器件，包括：具有第一表面的半导体主体，半导体主体包括具有第一导电类型的第一区域；沟槽，从第一表面延伸到所述第一区域中，沟槽包括绝缘元件和导电元件，其中所述绝缘元件布置在所述导电元件和所述第一区域之间，其中所述绝缘元件具有基本上均匀的宽度；具有第二导电类型的第二区域和第三区域，所述第二导电类型不同于所述第一导电类型，其中所述第二区域和第三区域从所述第一表面延伸到所述第一区域中，并且位于所述沟槽的任一侧上并与所述沟槽相邻，并且彼此不接触；以及在所述第一表面上的另外绝缘区域，其包括用于提供到所述第二区域和第三区域的电接触的开口。本文还公开了制造这种器件的相应方法。件的相应方法。件的相应方法。

【技术实现步骤摘要】
包括半导体本体的横向取向金属氧化物半导体(MOS)器件


[0001]本公开涉及半导体领域，并且更具体地，涉及一种横向金属氧化物半导体场效应晶体管(MOSFET)以及制造这种器件的方法的领域。

技术介绍

[0002]本公开通常涉及一种功率金属氧化物半导体场效应晶体管MOSFET，且具体地涉及一种用于同步整流器电路应用中且在AC电路中展现出低导通电阻、快速切换速度、高电压能力及双向性的该种器件。
[0003]功率MOSFET器件具有许多有利的特性，包括高栅极阻抗、低正向电压降的低导通电阻、高耐压能力和快速开关速度。在适当栅极化(gated)时，它们可以用在同步整流器电路中，该电路先前使用了诸如传统PN结整流器、肖特基整流器或双极晶体管同步整流器等器件。
[0004]采用沟槽栅是已知的，特别是在垂直取向的MOSFET器件中，然而，基本上没有研究在横向器件中使用沟槽栅。应当理解，通过使用术语“横向器件”，本公开涉及器件领域，其中在MOSFET器件的导通状态期间形成的沟道基本上是横向的，而不是垂直的。
[0005]已知的现有技术文献WO2001082359A2公开了沟槽栅，但是在沟槽的下部具有下绝缘层，在沟槽的上部具有较厚的上绝缘层。此外，为了获得这种器件所用的方法包括涉及几种牺牲材料的大量步骤，因此是复杂的。因此，需要实现一种用于制造沟槽栅MOSFET器件的更简单的工艺。可参考文献US2019/363165以及文献US5818098。

技术实现思路

[0006]下面阐述了本文公开的某些示例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各方面和/或各方面的组合。
[0007]本公开的目的是提供具有较小节距的横向取向半导体器件。本公开的另一目的是提供一种相应的方法。
[0008]专利技术人发现，通过利用沟槽并在该沟槽中设置绝缘栅极，可以使节距紧凑得多。
[0009]在本申请的第一方面中，提供了一种横向取向金属氧化物半导体MOS器件，包括：具有第一表面的半导体主体，该半导体主体包括具有第一导电类型的第一区域；沟槽，从所述第一表面延伸到所述第一区域中，所述沟槽包括绝缘元件和导电元件，其中所述绝缘元件布置在所述导电元件和所述第一区域之间，其中所述绝缘元件具有基本上均匀的宽度；具有第二导电类型的第二区域和第三区域，所述第二导电类型不同于所述第一导电类型，其中所述第二区域和第三区域从所述第一表面延伸到所述第一区域中，并且位于所述沟槽的任一侧上并与所述沟槽相邻，并且第二区域和第三区域彼此不接触；以及在所述第一表面上的另外绝缘区域，其包括用于提供到所述第二区域和第三区域的电接触的开口。
[0010]通过在沟槽内设置栅极，可以减小横向器件的节距。本领域技术人员理解，在正常
的横向MOS器件中，栅极端子也位于该器件的顶部，从而呈现增加的节距。然而，通过采用沟槽并将栅极设置在沟槽中，可以以更有效的方式利用该器件的空间顶部，从而减小该器件的节距。
[0011]此外，通过确保绝缘元件具有基本上均匀的宽度，在这种器件的制造过程中不涉及复杂的步骤。在执行沟槽之后，在一个步骤中设置基本上均匀厚度的绝缘元件。技术人员理解，绝缘元件优选地具有均匀的厚度。因此，与采用填充材料和几个中间步骤来实现沟槽栅的已知技术相比，该制造工艺相当简单。
[0012]第一导电类型可以是p型或n型。第二导电类型则可以是n型或p型。技术人员理解，第一导电类型和第二导电类型是不同的。导电类型的选择基于半导体器件的期望沟道类型。作为一个例子，如果需要n沟道MOSFET器件，则第一导电类型是p型，第二导电类型是n型。
[0013]第二区域和第三区域可以形成MOSFET器件的源极和漏极，栅极位于沟槽内。本领域技术人员理解，用于沟槽栅端子的端子可以适当地设置在不是器件顶部的另一表面上。
[0014]专利技术人的见解是，沟槽工艺可以直接在第一区域上执行，而不需要提供填充材料或其他牺牲材料。
[0015]根据一个示例，第一区域是适度掺杂的衬底。在此情况下，不需要生长通常在其上形成器件的第一外延(EPI)层。沟槽直接形成在衬底中，然而，要求衬底被适度掺杂。技术人员理解，术语适度掺杂是指大约每10^6
‑
10^8个原子掺杂1个杂质的掺杂浓度。
[0016]根据一个示例，所述第一区域是布置在衬底上的EPI层。实际上，该实施例更普遍，并且遵循制造半导体器件的更普遍的方法。在这种器件中，第一区域通常是已经生长在合适的衬底上的EPI层。衬底本身可以掺杂或不掺杂。但是其中形成沟槽的区域，即第一区域，在此示例性实施例中是EPI层，是被适度掺杂的。本领域技术人员理解，术语适度掺杂是指大约每10^6
‑
10^8个原子掺杂1个杂质的掺杂浓度。
[0017]根据一个示例，该器件包括另外电接触，该另外电接触被布置为提供与所述沟槽中的所述导电元件的电接触，其中所述另外电接触位于垂直于所述第一表面的平面上。这种电接触被布置成向在沟槽中形成导电元件的栅极提供电信号。
[0018]根据一个示例，该器件还包括位于所述第一区域中的第一导电类型的轻掺杂注入沟道，其中所述注入沟道分别连接所述第二区域和第三区域。作为一个例子，专利技术人考虑了p型MOSFET，并且发现它们能够通过实现轻掺杂注入沟道来实现更好的增强。技术人员理解，术语轻掺杂是指大约每10^11个原子掺杂1个杂质的浓度。
[0019]根据示例，第二区域和第三区域是重掺杂的。技术人员理解，术语重掺杂是指大约每10^3个原子掺杂1个杂质的浓度。这些第二区域和第三区域分别形成例如MOSFET的源极和漏极。
[0020]在示例性实施例中，另外绝缘区域被布置为沿着所述第一表面使导电元件绝缘。以这种方式，可以确保形成栅极的导电元件不会意外地接触晶体管的其它元件。
[0021]根据前述权利要求中任一项所述的半导体器件，其中所述第二区域和所述第三区域形成MOS场效应晶体管(MOSFET)器件的源极端子和漏极端子，并且其中所述导电元件形成所述MOSFET器件的栅极端子。
[0022]根据一个示例，所述导电元件是金属或多晶硅材料的。多晶硅(Poly
‑
silicon或
Poly
‑
crystalline silicon)是代替金属电极使用的常用替代物。这在器件的制造过程中具有优点。
[0023]根据一个示例，绝缘元件和另外绝缘区域是二氧化硅材料的。
[0024]在本公开的第二方面中，提供了一种制造根据第一方面的任何示例的横向取向金属氧化物半导体(MOS)器件的方法，其中该器件具有第一表面，并且其中该方法包括以下步骤：
[0025]提供具有第一导电类型的第一区域；
[0026]蚀刻从所述第一表面延伸到所述第一区域中的沟槽；
[0027]在所述沟槽中提供具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造横向取向金属氧化物半导体(MOS)器件的方法，所述横向取向金属氧化物半导体(MOS)器件包括具有第一表面的半导体本体，所述半导体本体包括：
‑
具有第一导电类型的第一区域；
‑
沟槽，从所述第一表面延伸到所述第一区域中，所述沟槽包括绝缘元件和导电元件，其中所述绝缘元件布置在所述导电元件和所述第一区域之间，其中所述绝缘元件具有基本上均匀的宽度；
‑
具有第二导电类型的第二区域和第三区域，所述第二导电类型不同于所述第一导电类型，其中所述第二区域和第三区域从所述第一表面延伸到所述第一区域中，并且位于所述沟槽的任一侧上并与所述沟槽相邻，并且所述第二区域和所述第三区域彼此不接触；
‑
在所述第一表面上的另外绝缘区域，其包括用于提供到所述第二区域和所述第三区域的电接触的开口，其中所...

【专利技术属性】
技术研发人员：马诺耶，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：