一种自动化制造技术

本发明专利技术提供了一种自动化

【技术实现步骤摘要】
一种自动化ESD测试系统


[0001]本专利技术涉及静电释放设备
，特别是涉及一种自动化
ESD
测试系统
。

技术介绍

[0002]ESD
产生的原因多种多样，对集成电路放电的方式也有所不同
。
为了保证集成电路产品的良率，提高可靠性，需要对集成电路
ESD
防护能力进行测试
。
一般可分为两类：样品研究型测试和产品通过型测试
。
[0003](1)
样品研究型测试：在芯片的研发阶段，与
ESD
防护研究最为相关的是防护器件的功能测试
。
此阶段的测试广泛采用传输线脉冲技术
(TLP)。
通过
TLP
测试，可以获得防护器件的关键性能参数，便于在生产制造过程中调整相关的设计，从根本上提高产品的
ESD
防护能力，保证良率
。
[0004](2)
在产品通过型测试中，为了更好地量化不同情形下的
ESD
冲击，一般分为五种不同的模型
。
包括工业界作为产品片上
ESD
等级衡量标准的
HBM
，
CDM
，
MM
模型和针对板级和系统级
ESD
防护的
IEC(International electrotechnical commission)
模型和
HMM
人体金属模型
(Humanmetalmodel)。
[0005]在实际使用过程中，芯片的每只引脚都有可能遭受
ESD
袭击，并且所带的静电电荷有可能是正电荷也有可能是负电荷，因此在芯片出厂之前需要对每只引脚进行相应的正向静电应力和负向静电应力测试
。
对于
HBM
，根据芯片引脚的分类，主要是：
[0006](1)I/O
引脚对电源和地引脚的应力测试：对于每一个
I/O
引脚而言，其相对于正电源或者负电源都可能存在正向静电应力和负向静电应力，因此
I/O
引脚有四种测试模式，如图1至图4所示，分别为
PS
模式
(positive to VSS)
，
NS
模式
(negative to VSS)
，
PD
模式
(Positive toVDD)
，
ND
模式
(negative to VDD)。
当某一引脚对电源进行应力测试时，其他引脚需处于悬浮状态
。
[0007](2)I/O
引脚到
I/O
引脚应力测试：不同
I/O
引脚之间也存在正
、
负两种应力情况，如图5和图6所示，在实际静电放电过程中，通常是其中某一个
I/O
引脚遭受
ESD
应力而另一个或多个
I/O
引脚接地形成
ESD
路径
。
为了节约时间并更全面地模拟现实情况，通常对某一
I/O
引脚进行
I/0
引脚到
I/O
引脚的应力测试时，要将其他所有
I/O
引脚全部接地
。
电源
VDD
引脚和
VSS
引脚处于悬空状态
。
[0008](3)VDD
引脚到
VSS
引脚应力测试：电源引脚之间也存在正
、
负两种应力情况，如图7和图8所示，在进行正电源
VDD
引脚到负电源
VSS
引脚的应力测试时，所有
I/O
引脚需处于悬浮状态
。
[0009]从
(1)、(2)、(3)
步骤可以看到，对一有
n
个管脚的器件进行
ESD
试验，需要进行试验的次数达到次，例如
n
＝
16
时，需要进行试验
240
次
。
现有技术中需要人为的去改变器件的引脚的组合方式，需要手持
ESD
试验枪不断的变更试验点，操作很是繁琐
。

技术实现思路

[0010]为了克服现有技术的不足，本专利技术的目的是提供一种自动化
ESD
测试系统
。
[0011]为实现上述目的，本专利技术提供了如下方案：
[0012]一种自动化
ESD
测试系统，包括：上位机
、
测试主机和控制板；
[0013]所述控制板上设置有主处理器
、
分选电路和测试座；所述测试座用于放置待测芯片；所述主处理器通过所述分选电路与所述测试座连接；所述测试主机通过所述分选电路与所述测试座连接；所述上位机用于导入器件引脚信息，并将所述器件引脚信息转化为控制信息流；所述主处理器用于根据所述控制信息流对分选电路进行控制，以实现所述待测芯片的引脚的各种组合；所述测试主机用于根据接收到的所述控制板的信号，对所述待测芯片进行
ESD
测试
。
[0014]优选地，所述主处理器为
ARM
处理器或者
FPGA
芯片中的任一种
。
[0015]优选地，所述分选电路包括继电器和锁存器；
[0016]所述继电器和所述锁存器均与所述主处理器连接，所述继电器分别与所述测试主机和所述待测芯片的引脚连接；所述继电器用于根据所述控制信息流进行开启或关断；所述锁存器用于对所述控制信息流进行缓存
。
[0017]优选地，还包括：驱动电路；
[0018]所述继电器通过所述驱动电路与所述主处理器连接
。
[0019]优选地，所述测试主机通过探头与所述继电器连接
。
[0020]优选地，所述继电器的个数至少为一个
。
[0021]优选地，所述探头的个数至少为一个
。
[0022]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：
[0023]本专利技术提供了一种自动化
ESD
测试系统，包括：上位机
、
测试主机和控制板；所述控制板上设置有主处理器
、
分选电路和测试座；所述测试座用于放置待测芯片；所述主处理器通过所述分选电路与所述测试座连接；所述测试主机通过所述分选电路与所述测试座连接；所述上位机用于导入器件引脚信息，并将所述器件引脚信息转化为控制信息流；所述主处理器用于根据所述控制信息流对分选电路进行控制，以实现所述待测芯片的引脚的各种组合；所述测试主机用于根据接收到的所述控制板的信号，对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种自动化
ESD
测试系统，其特征在于，包括：上位机
、
测试主机和控制板；所述控制板上设置有主处理器
、
分选电路和测试座；所述测试座用于放置待测芯片；所述主处理器通过所述分选电路与所述测试座连接；所述测试主机通过所述分选电路与所述测试座连接；所述上位机用于导入器件引脚信息，并将所述器件引脚信息转化为控制信息流；所述主处理器用于根据所述控制信息流对分选电路进行控制，以实现所述待测芯片的引脚的各种组合；所述测试主机用于根据接收到的所述控制板的信号，对所述待测芯片进行
ESD
测试
。2.
根据权利要求1所述的自动化
ESD
测试系统，其特征在于，所述主处理器为
ARM
处理器或者
FPGA
芯片中的任一种
。3.
根据权利要求1所述的自动化
...

【专利技术属性】
技术研发人员：李建强，雷喻，李亮，葛亚山，
申请(专利权)人：北京京瀚禹电子工程技术有限公司，
类型：发明
国别省市：