一种控制电路和存储器制造技术

本公开实施例公开了一种控制电路和存储器

【技术实现步骤摘要】
一种控制电路和存储器


[0001]本公开涉及但不限于一种控制电路和存储器
。

技术介绍

[0002]随着半导体技术的发展，存储器的集成度要求越来越高，性能标准越来越高
。HBM
（
High Bandwidth Memory
）存储芯片，是将很多个存储芯片堆叠在一起后进行封装，从而，可以获得大容量，高位宽的存储器
。

技术实现思路

[0003]有鉴于此，本公开实施例提供了一种控制电路和存储器，能够简化编码命令及相关的数据线
。
[0004]本公开实施例的技术方案是这样实现的：本公开实施例提供了一种控制电路，包括：命令解码模块，被配置为接收至少一组编码命令，将至少一组所述编码命令解码为至少一个功能子命令，以及，根据至少一个所述功能子命令，确定出对应的功能命令；命令标识信号生成模块，电连接所述命令解码模块，被配置为接收并根据首行子命令，生成命令标识信号；其中，所述首行子命令为每个所述功能命令中时序最靠前的所述功能子命令；通道选择模块，电连接所述命令解码模块
、
所述命令标识信号生成模块以及多个子通道，被配置为在第一传输模式下，接收并根据所述命令标识信号，选择一个所述子通道传输所述功能命令，以及，在第二传输模式下，通过所有的所述子通道传输所述功能命令
。
[0005]上述方案中，所述命令解码模块包括：多个第一
D
触发器
、
多个第二
D
触发器
、
>第一解码器和第二解码器；每个所述第一
D
触发器的数据输入端对应接收一组所述编码命令中的一位数据；所述第一解码器包括多个输入端和多个输出端，所述第一解码器的每个输入端对应连接一个所述第一
D
触发器的同相输出端，所述第一解码器的每个输出端对应输出一个所述功能子命令；每个所述第二
D
触发器的数据输入端对应接收一组所述编码命令中的一位数据；所述第二解码器包括多个输入端和多个输出端，所述第二解码器的每个输入端对应连接一个所述第二
D
触发器的同相输出端，所述第二解码器的每个输出端对应输出一个所述功能子命令
。
[0006]上述方案中，多个所述第一
D
触发器的时钟输入端均接收时钟信号；多个所述第二
D
触发器的时钟输入端均接收反相后的所述时钟信号
。
[0007]上述方案中，所述命令解码模块还包括：功能命令控制模块，分别电连接所述第一解码器和所述第二解码器，被配置为接收并根据至少一个所述功能子命令，确定并输出对应的所述功能命令
。
[0008]上述方案中，所述功能命令控制模块，还分别电连接所述命令标识信号生成模块和所述通道选择模块，还被配置为接收并根据所述命令标识信号，持续接收所述功能子命令直至接收到尾行子命令为止，并向所述通道选择模块发送重置命令；其中，所述尾行子命
令为每个所述功能命令中时序最靠后的所述功能子命令
。
[0009]上述方案中，所述通道选择模块包括：通道选择命令生成模块，电连接所述命令标识信号生成模块，被配置为接收并根据所述命令标识信号，生成对应的通道选择命令；模式使能信号生成模块，被配置为生成模式使能信号；所述模式使能信号的值表征所述第一传输模式或所述第二传输模式；命令传输开关模块，分别电连接所述通道选择命令生成模块和所述模式使能信号生成模块，被配置为接收并根据所述模式使能信号和所述通道选择命令，选择一个所述子通道传输所述功能命令，或者，通过所有的所述子通道传输所述功能命令
。
[0010]上述方案中，所述通道选择命令生成模块，还电连接所述功能命令控制模块，还被配置为接收并响应于所述重置命令，重置所述通道选择命令的值
。
[0011]上述方案中，所述命令标识信号包括：第一命令标识信号和第二命令标识信号；所述通道选择命令包括：第一通道选择命令和第二通道选择命令；所述通道选择命令生成模块包括：第一
SR
锁存器
、
第二
SR
锁存器
、
第一与门
、
第二与门
、
第一反相器和第二反相器；所述第一与门的第一输入端接收所述第一命令标识信号，所述第一与门的第二输入端电连接所述第一反相器的输出端；所述第二与门的第一输入端接收所述第二命令标识信号，所述第二与门的第二输入端电连接所述第二反相器的输出端；所述第一
SR
锁存器的第一输入端接收所述重置命令，所述第一
SR
锁存器的第二输入端电连接所述第一与门的输出端，所述第一
SR
锁存器的第一输出端电连接所述第一反相器的输入端；所述第一
SR
锁存器的第一输出端输出所述第一通道选择命令；所述第二
SR
锁存器的第一输入端接收所述重置命令，所述第二
SR
锁存器的第二输入端电连接所述第二与门的输出端，所述第二
SR
锁存器的第一输出端电连接所述第二反相器的输入端；所述第二
SR
锁存器的第一输出端输出所述第二通道选择命令
。
[0012]上述方案中，所述模式使能信号生成模块包括：通道寄存器，被配置为存储模式值；所述模式值用以表征所述第一传输模式或所述第二传输模式；第三反相器，所述第三反相器的输入端连接所述通道寄存器，以获取所述模式值；第一或门，所述第一或门的第一输入端连接所述第三反相器，所述第一或门的第二输入端由所述功能命令控制模块接收特别命令；所述特别命令用于强制启动所述第二传输模式
。
[0013]上述方案中，多个所述子通道包括：第一子通道和第二子通道；所述命令传输开关模块包括：第二或门，所述第二或门的第一输入端接收所述模式使能信号，所述第二或门的第二输入端接收第一命令标识信号；第三或门，所述第三或门的第一输入端接收所述模式使能信号，所述第三或门的第二输入端接收第二命令标识信号；多个第三与门，多个所述第三与门的第一输入端均电连接所述第二或门的输出端，每个所述第三与门的第二输入端对应接收一个所述功能命令，每个所述第三与门的输出端对应连接所述第一子通道中的一个数据线；多个第四与门，多个所述第四与门的第一输入端均电连接所述第三或门的输出端，每个所述第四与门的第二输入端对应接收一个所述功能命令，每个所述第四与门的输出端对应连接所述第二子通道中的一个数据线
。
[0014]上述方案中，所述命令标识信号生成模块包括：第四或门；所述第四或门包括多个输入端，所述第四或门的每个输入端对应接收一个所述首行子命令；所述第四或门输出所述命令标识信号
。
[0015]本公开实施例还提供一种存储器，所述存储器包括如上述方案中所述的控制电路
。
[0016]由此可见，本公开实施例提供了一种控制电路和存储器
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种控制电路，其特征在于，包括：命令解码模块，被配置为接收至少一组编码命令，将至少一组所述编码命令解码为至少一个功能子命令，以及，根据至少一个所述功能子命令，确定出对应的功能命令；命令标识信号生成模块，电连接所述命令解码模块，被配置为接收并根据首行子命令，生成命令标识信号；其中，所述首行子命令为每个所述功能命令中时序最靠前的所述功能子命令；通道选择模块，电连接所述命令解码模块
、
所述命令标识信号生成模块以及多个子通道，被配置为在第一传输模式下，接收并根据所述命令标识信号，选择一个所述子通道传输所述功能命令，以及，在第二传输模式下，通过所有的所述子通道传输所述功能命令
。2.
根据权利要求1所述的控制电路，其特征在于，所述命令解码模块包括：多个第一
D
触发器
、
多个第二
D
触发器
、
第一解码器和第二解码器；每个所述第一
D
触发器的数据输入端对应接收一组所述编码命令中的一位数据；所述第一解码器包括多个输入端和多个输出端，所述第一解码器的每个输入端对应连接一个所述第一
D
触发器的同相输出端，所述第一解码器的每个输出端对应输出一个所述功能子命令；每个所述第二
D
触发器的数据输入端对应接收一组所述编码命令中的一位数据；所述第二解码器包括多个输入端和多个输出端，所述第二解码器的每个输入端对应连接一个所述第二
D
触发器的同相输出端，所述第二解码器的每个输出端对应输出一个所述功能子命令
。3.
根据权利要求2所述的控制电路，其特征在于，多个所述第一
D
触发器的时钟输入端均接收时钟信号；多个所述第二
D
触发器的时钟输入端均接收反相后的所述时钟信号
。4.
根据权利要求2所述的控制电路，其特征在于，所述命令解码模块还包括：功能命令控制模块，分别电连接所述第一解码器和所述第二解码器，被配置为接收并根据至少一个所述功能子命令，确定并输出对应的所述功能命令
。5.
根据权利要求4所述的控制电路，其特征在于，所述功能命令控制模块，还分别电连接所述命令标识信号生成模块和所述通道选择模块，还被配置为接收并根据所述命令标识信号，持续接收所述功能子命令直至接收到尾行子命令为止，并向所述通道选择模块发送重置命令；其中，所述尾行子命令为每个所述功能命令中时序最靠后的所述功能子命令
。6.
根据权利要求5所述的控制电路，其特征在于，所述通道选择模块包括：通道选择命令生成模块，电连接所述命令标识信号生成模块，被配置为接收并根据所述命令标识信号，生成对应的通道选择命令；模式使能信号生成模块，被配置为生成模式使能信号；所述模式使能信号的值表征所述第一传输模式或所述第二传输模式；命令传输开关模块，分别电连接所述通道选择命令生成模块和所述模式使能信号生成模块，被配置为接收并根据所述模式使能信号和所述通道选择命令，选择一个所述子通道传输所述功能命令，或者，通过所有的所述子通道传输所述功能命令
。7.
根据权利要求6所述的控制电路，其特征在于，
所述通道选择命令生成模块，还电连接所述功能命令控制模块，还被配置为接收并响应于所...

【专利技术属性】
技术研发人员：孙权，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：