【技术实现步骤摘要】
动态随机存取存储器和模组设备
[0001]本申请涉及存储
,尤其涉及一种动态随机存取存储器和模组设备。
技术介绍
[0002]动态随机存储器(Dynamic Random Access Memory,DRAM)是采用动态存储单元的随机存储器,只能将数据保持很短的时间。为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次。以DRAM中的双倍速率同步动态随机存储器(DDR SDRAM)为例,它利用晶体管和电容存储数据。其中晶体管的栅端与字线(WL)相连,源端与电容相连,漏端与位线(BL)相连。存储在电容中的电荷会随着时间泄漏,从而导致数据丢失。为了保证数据完整性。需要定时重新写满电容,这个过程称为刷新。另外,存储器还包括激活(Active)、预充电(Precharge)、读(Read)、写(Write)等操作过程。
[0003]为了提高存储器的性能,存储器的各个操作的时间间隔将不断缩小。随着存储器控制器对操作时序的不断压缩,将导致存储器出现无法正常读取、写入和保持数据,无法正常稳定工作的 ...
【技术保护点】
【技术特征摘要】
1.一种动态随机存取存储器,其特征在于,包括存储阵列和缓冲延时模组,所述缓冲延时模组连接在存储器控制器和所述存储阵列之间;所述缓冲延时模组被配置为:基于所述存储器控制器输出的第一操作命令序列,向所述存储阵列输出第二操作命令序列;其中,所述第一操作命令序列的时序与存储协议规定的设定命令时序不同,所述第二操作命令序列的时序与所述设定命令时序相同。2.如权利要求1所述的存储器,其特征在于,所述第一操作命令序列包括一个以上的操作命令,相邻两个所述操作命令之间设有第一时间间隔,至少一个所述第一时间间隔小于所述设定命令时序规定的设定时间间隔;所述第二操作命令序列包括与所述第一操作命令序列相同的操作命令,相邻两个所述操作命令之间设有第二时间间隔,所有的所述第二时间间隔不低于所述设定时间间隔。3.如权利要求2所述的存储器,其特征在于,所述缓冲延时模组被配置为:基于所述第一操作命令序列的时序向所述存储阵列输出操作命令,以使所述存储阵列在接收到所述操作命令时,向所述缓冲延时模组发送操作命令完成无效的第一反馈信号;以及在经过所述第二时间间隔后,向所述缓冲延时模组发送所述操作命令完成有效的第二反馈信号;在接收到所述第一反馈信号时,禁止向所述存储阵列输出下一个操作命令,以及在接收到所述第二反馈信号时,向所述存储阵列输出下一个操作命令。4.如权利要求1所述的存储器,其特征在于,所述存储器控制器为SRAM控制器;所述存储器还包括命令转译模组,所述命令转译模组连接在所述SRAM控制器和所述缓冲延时模组之间。5.如权利要求4所述的存储器,其特征在于,所述第一操作命令序列...
【专利技术属性】
技术研发人员:李涛,李森,付妮,
申请(专利权)人:西安紫光国芯半导体股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。