发光二极管元件制造技术

本发明专利技术的发光二极管元件具备：第1元件部，其具有：第1导电类型的第1半导体层、第2导电类型的第2半导体层、以及第1活性层；以及第2元件部，其具有：第1导电类型的第3半导体层、第2导电类型的第4半导体层以及第2活性层。第1元件部和第2元件部通过隧道接合部彼此电连接。在第1导电类型为n型、第2导电类型为p型的情况下，第1元件部具有：配置在第1活性层与隧道接合部之间的电子阻挡层。在第1导电类型为p型、第2导电类型为n型的情况下，第2元件部具有：配置在第2活性层与隧道接合部之间的电子阻挡层。电子阻挡层包含AlGaAsSb或AlInAsSb。电子阻挡层包含AlGaAsSb或AlInAsSb。电子阻挡层包含AlGaAsSb或AlInAsSb。

【技术实现步骤摘要】
发光二极管元件


[0001]本专利技术的一个方面涉及发光二极管元件。

技术介绍

[0002]作为发光二极管元件，已知经由隧道接合而层叠有多个活性层的发光二极管元件(例如参照日本特表2009
‑
522755号公报)。

技术实现思路

[0003]专利技术所要解决的问题
[0004]在上述那样的发光二极管元件中，认为理论上可得到与活性层的数量成比例的发光输出。然而，本专利技术人等发现仅仅只是多个活性层经由隧道接合而层叠时，有时在施加电流小的低电流区中得不到与活性层的数量成比例的发光输出。
[0005]本专利技术的一个方面的目的在于，提供一种能够提高发光输出的发光二极管元件。
[0006]用于解决问题的方法
[0007]本专利技术的一个方面的发光二极管元件为，[1]“一种发光二极管元件，其具备：第1元件部、和配置在第1元件部上的第2元件部，该第1元件部具有：第1导电类型的第1半导体层、与第1导电类型不同的第2导电类型的第2半导体层、以及配置在第1半导体层与第2半导体层之间的第1活性层，该第2元件部具有：第1导电类型的第3半导体层、第2导电类型的第4半导体层、以及配置在第3半导体层与第4半导体层之间的第2活性层，在将第1元件部相对于第2元件部所处的一侧设为第1侧，并将第2元件部相对于第1元件部所处的一侧设为第2侧时，以第3半导体层相对于第2活性层位于第1侧，并且第2半导体层相对于第1活性层位于第2侧的方式，第2元件部被配置在第1元件部上，第1元件部和第2元件部通过隧道接合部彼此电连接，在第1导电类型为n型、第2导电类型为p型的情况下，第1元件部还具有：配置在第1活性层与隧道接合部之间的电子阻挡层，在第1导电类型为p型、第2导电类型为n型的情况下，第2元件部还具有：配置在第2活性层与隧道接合部之间的电子阻挡层，第1活性层和第2活性层各自具有量子阱结构，电子阻挡层包含AlGaAsSb或AlInAsSb”。
[0008]在该发光二极管元件中，在第1导电类型为n型、第2导电类型为p型的情况下，第1元件部具有配置在第1活性层与隧道接合部之间的电子阻挡层。电子阻挡层包含AlGaAsSb或AlInAsSb。由此，由于AlGaAsSb或AlInAsSb的带隙能量大，所以能够抑制在第1活性层与隧道接合部之间产生表面漏电流。其结果，能够抑制因该表面漏电流而导致的、施加于隧道接合部的反向偏置电压降低，即使在低电流区也能够得到与活性层的数量成比例的发光输出。另一方面，在第1导电类型为p型、第2导电类型为n型的情况下，第2元件部具有配置在第2活性层与隧道接合部之间的电子阻挡层。电子阻挡层包含AlGaAsSb或AlInAsSb。由此，能够抑制在第2活性层与隧道接合部之间产生表面漏电流。其结果，能够抑制因该表面漏电流而导致的、施加于隧道接合部的反向偏置电压降低，即使在低电流区也能够得到与活性层的数量成比例的发光输出。因此，根据该发光二极管元件，能够提高发光输出。另外，在因第
1活性层或第2活性层与隧道接合部之间产生的表面漏电流而导致施加于隧道接合部的反向偏置电压降低，由此低电流区中的发光输出可能降低这一见解，是本专利技术人等发现的见解。
[0009]本专利技术的一个方面的发光二极管元件也可以为，[2]“根据[1]所述的发光二极管元件，其中，隧道接合部由彼此隧道接合的第2半导体层和第3半导体层构成”。在这种情况下，相比于例如在第2半导体层与第3半导体层之间另外设置构成隧道接合部的半导体层的情况，能够减小发光二极管元件的厚度。
[0010]本专利技术的一个方面的发光二极管元件也可以为，[3]“根据[1]所述的发光二极管元件，其中，第1元件部还具有：第2导电类型的第5半导体层，其具有比第2半导体层的杂质浓度高的杂质浓度，第2元件部还具有：第1导电类型的第6半导体层，其具有比第3半导体层的杂质浓度高的杂质浓度，第5半导体层相对于第2半导体层配置在第2侧，第6半导体层相对于第3半导体层配置在第1侧，隧道接合部由彼此隧道接合的第5半导体层和第6半导体层构成”。在这种情况下，能够增加经由隧道接合部的载流子供给量，能够进一步提高发光输出。
[0011]本专利技术的一个方面的发光二极管元件也可以为，[4]“根据[1]～[3]中任一项所述的发光二极管元件，其中，第1导电类型为n型，第2导电类型为p型”。通常n型半导体的光透过率比p型半导体的光透过率高。因此，在例如采用从第1半导体层侧出射光的结构的情况下，通过将第1导电类型(第1半导体层)设为n型，能够将由第1活性层和第2活性层产生的光高效地出射至发光二极管元件的外部。
[0012]本专利技术的一个方面的发光二极管元件也可以为，[5]“根据[4]所述的发光二极管元件，其中，具备相对于第1半导体层配置在第1侧的基板，基板对于第1活性层和第2活性层产生的光具有透过性”。在这种情况下，能够采用从基板侧出射光的背面出射型的结构。
[0013]本专利技术的一个方面的发光二极管元件也可以为，[6]“根据[4]或[5]所述的发光二极管元件，其中，电子阻挡层配置在第1活性层与第2半导体层之间”。在这种情况下，能够抑制在第1活性层与隧道接合部之间产生表面漏电流。此外，电子阻挡层抑制注入第1活性层的载流子泄漏至第2半导体层。由此，能够较高地保持第1活性层中的载流子数，可得到高发光效率。在第1导电类型(第1半导体层)为n型、第2导电类型(第2半导体层)为p型的情况下，能够通过电子阻挡层抑制注入第1活性层的电子泄漏至第2半导体层，因此，可得到高发光效率。
[0014]本专利技术的一个方面的发光二极管元件也可以为，[7]“根据[4]～[6]中任一项所述的发光二极管元件，其中，电子阻挡层包含AlGaAsSb，第1活性层包含交替层叠的多个势阱层和多个势垒层，多个势垒层中的各个包含AlInAs，多个势垒层中位于最第2侧的势垒层与电子阻挡层接触”。在这种情况下，能够抑制在电子阻挡层与第1活性层之间的接触部产生对发光没有贡献的隧道电流，能够进一步提高发光输出。
[0015]本专利技术的一个方面的发光二极管元件也可以为，[8]“根据[1]～[3]中任一项所述的发光二极管元件，其中，第1导电类型为p型，第2导电类型为n型”。通常n型半导体的光透过率比p型半导体的光透过率高。因此，在例如采用从第4半导体层侧出射光的结构的情况下，通过将第2导电类型设为n型，能够将由第1活性层和第2活性层产生的光高效地出射至发光二极管元件的外部。
[0016]本专利技术的一个方面的发光二极管元件也可以为，[9]“根据[8]所述的发光二极管元件，其中，电子阻挡层配置在第2活性层与第3半导体层之间。”。在这种情况下，能够抑制在第2活性层与隧道接合部之间产生表面漏电流。此外，电子阻挡层抑制注入第2活性层的载流子泄漏至第3半导体层。由此，能够较高地保持第2活性层中的载流子数，可得到高发光效率。在第1导电类型(第3半导体层)为p型、第2导电类型(第4半导体层)为n型的情况下，能够通过电子阻挡层抑制注入第2活性层的电子泄漏至第3半导体层，因此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管元件，其中，具备：第1元件部，其具有：第1导电类型的第1半导体层、与所述第1导电类型不同的第2导电类型的第2半导体层、以及配置在所述第1半导体层与所述第2半导体层之间的第1活性层，以及第2元件部，其具有：所述第1导电类型的第3半导体层、所述第2导电类型的第4半导体层、以及配置在所述第3半导体层与所述第4半导体层之间的第2活性层，所述第2元件部配置在所述第1元件部上，在将所述第1元件部相对于所述第2元件部所处的一侧设为第1侧，并将所述第2元件部相对于所述第1元件部所处的一侧设为第2侧时，以所述第3半导体层相对于所述第2活性层位于所述第1侧，并且所述第2半导体层相对于所述第1活性层位于所述第2侧的方式，所述第2元件部配置在所述第1元件部上，所述第1元件部和所述第2元件部通过隧道接合部而彼此电连接，在所述第1导电类型为n型、所述第2导电类型为p型的情况下，所述第1元件部还具有：配置在所述第1活性层与所述隧道接合部之间的电子阻挡层，在所述第1导电类型为p型、所述第2导电类型为n型的情况下，所述第2元件部还具有：配置在所述第2活性层与所述隧道接合部之间的电子阻挡层，所述第1活性层和所述第2活性层各自具有量子阱结构，所述电子阻挡层包含AlGaAsSb或AlInAsSb。2.根据权利要求1所述的发光二极管元件，其中，所述隧道接合部由彼此隧道接合的所述第2半导体层和所述第3半导体层构成。3.根据权利要求1所述的发光二极管元件，其中，所述第1元件部还具有：所述第2导电类型的第5半导体层，其具有比所述第2半导体层的杂质浓度高的杂质浓度，所述第2元件部还具有：所述第1导电类型的第6半导体层，其具有比所述第3半导体层的杂质浓度高的杂质浓度，所述第5半导体层相对于所述第2半导体层配置在所述第2侧，所述第6半导体层相对于所述第3半导体层配置在所述第1侧，所述隧道接合部由彼此隧道接合的所述第5半导体层和所述第6半导体层构成。4.根据权利要求1～3中任一项所述的发光二极管元件，其中，所述第1导电类型为n型，所述第2导电类型为p型。5.根据权利要求4所述的发光二极管元件，其中，具备：相对于所述第1半导体层配置在所述第1侧的基板，所述基板对于所述第1活性层和所述第2活性层产生的光具有透过性。6.根据权利要求4或5所述的发光二极管元件，其中，所述电子阻挡层配置在所述第1活性层与所述第2半导体层之间。7.根据权利要求4～6中任一项所述的发光二极管元件，其中，所述电子阻挡层包含AlGaAsSb，所述第1活性层包含交替层叠的多个势阱层和多个势垒层，
所述多个势垒层中的各个包含AlInAs，所述多个势垒层中位于最所述第2侧的势垒层与所述电子阻挡层接触。8.根据权利要求1～3中任一项所述的发光二极管元件，其中，所述第1导电类型为p型，所述第2导电类型为n型。9.根据权利要求8所述的发光二极管元件，其中，所述电子阻挡层配置在所述第2活性层与所述第3半导体层之间。10.根据权利要求8或9所述的发光二极管元件，其中，所述电子阻挡层包含AlGaAsSb，所述第2活性层包含交替层叠的多个势阱层和多个势垒层，所述多个势垒层中的各个包含AlInAs，所述多个势垒层中位于最所述第1侧的势垒层与所述电子阻挡层接触。11.根据权利要求1～10中任一项所述的发光二极管元件，其中，所述电子阻挡层包含AlInAsSb。12.根据权利要求1～11中任一项所述的发光二极管元件，其中，所述第1半导体层的厚度比所述第3半导体层的厚度大。13.根据权利要求1～12中任一项所述的发光二极管元件，其中，具备：相对于所述第1半导体层配置在所述第1侧的基板，所述基板包含GaAs。14.根据权利要求1～13中任一项所述...

【专利技术属性】
技术研发人员：三嶋飞鸟，饭田大辅，柳井崇秀，
申请(专利权)人：浜松光子学株式会社，
类型：发明
国别省市：