半导体结构的制备方法和半导体结构技术

本申请提供一种半导体结构的制备方法和半导体结构，该半导体结构的制备方法包括提供衬底；在衬底中形成间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区，隔离结构的顶表面高于衬底的顶表面；形成有源层，有源层位于有源区内的衬底上；有源层的材料包括含锗化合物，有源层包括源极部

【技术实现步骤摘要】
半导体结构的制备方法和半导体结构


[0001]本申请涉及半导体制造
，尤其涉及一种半导体结构的制备方法和半导体结构
。

技术介绍

[0002]动态随机存取存储器
(Dynamic Random Access Memory
，简称
DRAM)
是一种高速地
、
随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中
。
[0003]DRAM
包括设置于衬底上的多个重复的存储单元，每个存储单元均包括电容器和晶体管
。
其中，衬底上设置有有源层，有源层包括沟道区
、
与晶体管的源极连接的源极区以及与晶体管的漏极连接的漏极区，沟道区位于源极区和漏极区之间
。
在晶体管的栅极输入导通信号时，沟道区导通源极区和漏极区，完成晶体管的导通过程
。
[0004]然而，
DRAM
的特征尺寸的不断减小，晶体管的制备难度增加且性能随之受到影响，从而影响
DRAM
的性能
。

技术实现思路

[0005]本申请提供一种半导体结构的制备方法和半导体结构，能够有效缓解晶体管的短沟道效应和漏电问题，有助于降低半导体结构的特征尺寸，提升半导体结构的性能
。
[0006]为了实现上述目的，第一方面，本申请提供一种半导体结构的制备方法，包括：
[0007]提供衬底；
[0008]在衬底中形成间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区；
[0009]形成有源层，有源层位于有源区内的衬底上，隔离结构的顶表面高于有源层的顶表面；
[0010]有源层的材料包括含锗化合物，有源层包括源极部
、
漏极部和沟道部，沟道部位于源极部和漏极部之间；源极部和
/
或漏极部的厚度大于沟道部的厚度，至少部分源极部和
/
或漏极部的锗含量与沟道部的锗含量不相等
。
[0011]在上述的半导体结构的制备方法中，可选的是，形成隔离结构包括：在衬底的表面形成衬垫层，刻蚀部分衬垫层和部分厚度的衬底，形成间隔设置的多个第一沟槽；在第一沟槽中填充绝缘材料形成隔离结构
。
[0012]在上述的半导体结构的制备方法中，可选的是，形成有源层包括：
[0013]形成第一有源层，第一有源层位于有源区内的衬底上；
[0014]形成第二有源层，第二有源层位于第一有源层上；
[0015]第一有源层和第二有源层形成有源层，第二有源层和第一有源层重叠的部分分别形成源极部和漏极部，位于源极部和漏极部之间的第二有源层形成沟道部
。
[0016]在上述的半导体结构的制备方法中，可选的是，形成第一有源层包括：去除衬垫层，暴露位于有源区内的衬底；
[0017]沉积牺牲层，牺牲层位于有源区的衬底上；
[0018]形成图案化的掩膜层，掩膜层位于牺牲层上；
[0019]沿掩膜层刻蚀去除部分牺牲层和部分厚度的衬底，在衬底和隔离结构之间形成多个第二沟槽；
[0020]在第二沟槽中形成第一半导体层，隔离结构的顶表面高于第一半导体层的顶表面，第一半导体层形成第一有源层
。
[0021]在上述的半导体结构的制备方法中，可选的是，形成第二有源层包括：
[0022]去除牺牲层和掩膜层，暴露部分衬底；
[0023]形成第二半导体层，第二半导体层覆盖第一半导体层的表面，以及暴露的部分衬底的表面，第二半导体层的顶表面低于隔离结构的顶表面，第二半导体层形成第二有源层
。
[0024]在上述的半导体结构的制备方法中，可选的是，形成的牺牲层的厚度范围为
[0025]在上述的半导体结构的制备方法中，可选的是，形成有源层之后，还包括；
[0026]形成栅极结构，栅极结构位于有源层的沟道部上，栅极结构和有源层之间形成有栅极介质层
。
[0027]第二方面，本申请提供一种半导体结构，包括：衬底和设置于衬底上的有源层，衬底具有间隔设置的多个隔离结构，相邻两个隔离结构之间形成有源区，
[0028]隔离结构的顶表面高于有源层的顶表面；
[0029]有源层的材料包括含锗化合物，有源层包括源极部
、
漏极部和沟道部，沟道部位于源极部和漏极部之间；源极部和
/
或漏极部的厚度大于沟道部的厚度，至少部分源极部和
/
或漏极部的锗含量与沟道部的锗含量不相等
。
[0030]在上述的半导体结构，可选的是，沿远离衬底的方向，源极部和
/
或漏极部中不同部位的锗含量不相等
。
[0031]在上述的半导体结构，可选的是，有源层包括第一有源层和第二有源层，第二有源层位于第一有源层的远离衬底的一侧，源极部和漏极部在衬底的正投影位于第一有源层和第二有源层在衬底的正投影的重叠的区域；源极部和漏极部的厚度相等
。
[0032]在上述的半导体结构，可选的是，第一有源层的厚度范围为和
/
或，第二有源层的厚度范围为
[0033]在上述的半导体结构，可选的是，有源层的材料包括硅锗化合物，第一有源层的锗含量的范围为
25
‑
45
％，和
/
或，第二有源层的锗含量的范围为
25
‑
30
％
。
[0034]在上述的半导体结构，可选的是，第一有源层中的源极部的锗含量低于第二有源层中的源极部的锗含量；
[0035]和
/
或，第一有源层中的漏极部的锗含量低于第二有源层中的漏极部的锗含量
。
[0036]在上述的半导体结构，可选的是，隔离结构的顶表面高出衬底的顶表面的范围为
[0037]和
/
或，隔离结构的顶表面高出第一有源层的顶表面的范围为
[0038]和
/
或，隔离结构高出第二有源层的顶表面的高度不大于
[0039]在上述的半导体结构，可选的是，还包括栅极结构，栅极结构位于沟道部的远离衬底的一侧，栅极结构和沟道部之间设置栅极介质层
。
[0040]本申请提供的半导体结构的制备方法和半导体结构，通过在衬底上设置有源层，并将有源层的材料设置为含锗化合物，可以利用锗在有源层中形成应变硅结构，从而提高有源层的电子和空穴的迁移率
。
通过将源极部和
/
或漏极部的厚度大于沟道部的厚度，优化半导体结构中晶体管的短沟道效应
。
通过将至少部分源极部和
/
或漏极部的锗含量与沟道部的锗含量不同，可以利用源极部和
/
或漏极部的含锗化合物可以提供应力，增加晶格间距，提高电流，沟道部的含锗化合物可以调节功函数，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的制备方法，其特征在于，包括：提供衬底；在所述衬底中形成间隔设置的多个隔离结构，相邻两个所述隔离结构之间形成有源区；形成有源层，所述有源层位于所述有源区内的所述衬底上，所述隔离结构的顶表面高于所述有源层的顶表面；所述有源层的材料包括含锗化合物，所述有源层包括源极部
、
漏极部和沟道部，所述沟道部位于所述源极部和漏极部之间；所述源极部和
/
或所述漏极部的厚度大于所述沟道部的厚度，至少部分所述源极部和
/
或所述漏极部的锗含量与所述沟道部的锗含量不相等
。2.
根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述隔离结构包括：在所述衬底的表面形成衬垫层，刻蚀部分所述衬垫层和部分厚度的所述衬底，形成间隔设置的多个第一沟槽；在所述第一沟槽中填充绝缘材料形成所述隔离结构
。3.
根据权利要求2所述的半导体结构的制备方法，其特征在于，形成所述有源层包括：形成第一有源层，所述第一有源层位于所述有源区内的所述衬底上；形成第二有源层，所述第二有源层位于所述第一有源层上；所述第一有源层和所述第二有源层形成所述有源层，所述第二有源层和所述第一有源层重叠的部分分别形成所述源极部和所述漏极部，位于所述源极部和所述漏极部之间的所述第二有源层形成所述沟道部
。4.
根据权利要求3所述的半导体结构的制备方法，其特征在于，形成所述第一有源层包括：去除所述衬垫层，暴露位于所述有源区内的所述衬底；沉积牺牲层，所述牺牲层位于所述有源区的所述衬底上；形成图案化的掩膜层，所述掩膜层位于所述牺牲层上；沿所述掩膜层刻蚀去除部分所述牺牲层和部分厚度的所述衬底，在所述衬底和所述隔离结构之间形成多个第二沟槽；在所述第二沟槽中形成第一半导体层，所述隔离结构的顶表面高于所述第一半导体层的顶表面，所述第一半导体层形成所述第一有源层
。5.
根据权利要求4所述的半导体结构的制备方法，其特征在于，形成所述第二有源层包括：去除所述牺牲层和所述掩膜层，暴露部分所述衬底；形成第二半导体层，所述第二半导体层覆盖所述第一半导体层的表面，以及所述暴露的部分所述衬底的表面，所述第二半导体层的顶表面低于所述隔离结构的顶表面，所述第二半导体层形成所述第二有源层
。6.
根据权利要求5所述的半导体结构的制备方法，其特征在于，形成的所述牺牲层的厚度范围为
7.
根据权利要求1‑6中任一项所述的半导体结构的制备方法，其特征在于，形成所述有源层之后，还包括；形成栅极结构，所述栅极结构位于所述有源层的所述沟道部上，所述栅极结构和所述有源层之间形成有栅极介质层
。8.
一种半导体结构，其特征在于，包括：衬底和设置于所述衬...

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：