便于调节阈值电压的制造技术

技术编号:39577210 阅读:9 留言:0更新日期:2023-12-03 19:28
本发明专利技术提供一种便于调节阈值电压的

【技术实现步骤摘要】
便于调节阈值电压的PLDMOS结构


[0001]本专利技术涉及半导体
,特别是涉及一种便于调节阈值电压的
PLDMOS
结构


技术介绍

[0002]传统
PLDMOS
的沟道通常位于靠近源区的一端,阈值电压的调节通常是通过
N
阱离子注入进行,当有多种高压器件共用一个
N
阱的时候,阈值电压的调节就变得很难进行

[0003]为解决上述问题,需要提出一种新型的便于调节阈值电压的
PLDMOS
结构


技术实现思路

[0004]鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种便于调节阈值电压的
PLDMOS
结构,用于解决现有技术中
PLDMOS
的沟道通常位于靠近源区的一端,阈值电压的调节通常是通过
N
阱离子注入进行,当有多种高压器件共用一个
N
阱的时候,阈值电压的调节就变得很难进行的问题

[0005]为实现上述目的及其他相关目的,本专利技术提供一种便于调节阈值电压的
PLDMOS
结构,包括:
[0006]P
型外延层;
[0007]沟道区,由形成于所述
P
型外延层中的
N
阱组成;
[0008]漂移区,所述漂移区由多个器件共用,所述漂移区为目标关键尺寸,所述漂移区的组成部分包括形成于所述
P
型外延层中的
P
阱,所述漂移区上形成有第一场氧化层,所述第一场氧化层的一侧边缘和所述沟道区之间具有横向距离;所述
P
阱形成于所述沟道区的边缘处,且在所述
P
阱和所述沟道区之间的所述
P
型外延层表面形成有栅极介质层,所述栅极介质层的一侧边缘和所述
P
阱对准,所述栅极介质层的另一侧边缘与所述第一场氧化层的边缘对准;
[0009]在所述沟道区的表面上形成有多晶硅栅,所述多晶硅栅的一侧横向延伸越过所述沟道区,所述多晶硅栅的另一侧横向延伸到所述浅沟槽的表面上;
[0010]源区,由形成于所述
N
阱表面中
P+
区组成,所述源区和所述多晶硅栅靠近所述沟道区的一侧自对准;
[0011]漏区,由形成于所述
P
阱表面中的
P+
区组成,所述漏区和所述第一场氧化层的边缘对准接触;
[0012]通过设置所述漂移区为目标关键尺寸来调节所述栅极介质层的厚度

[0013]优选地,所述栅极介质层靠近所述沟槽区的部分为鸟嘴状结构

[0014]优选地,所述栅极介质层的材料为二氧化硅

[0015]优选地,所述
P
型外延层的底部还形成有
N
型埋层

[0016]优选地,所述
P
型外延层形成于半导体衬底表面

[0017]优选地,所述半导体衬底包括块状半导体衬底或绝缘体上硅
(SOI)
衬底

[0018]优选地,在所述沟道区表面中形成有由
N+
区组成的沟道电极引出区

[0019]优选地,在所述源区和所述沟道电极引出区之间隔离有第二局部场氧化层

[0020]优选地,所述多晶硅栅为阶梯状结构,所述多晶硅栅位于所述栅极介质层上的高度大于其在所述沟道区的高度

[0021]优选地,层间膜覆盖在形成有所述源区

所述多晶硅栅和所述漏区的所述
P
型外延层表面;在所述层间膜中形成有穿过所述层间膜的接触孔;在所述层间膜的正面形成有正面金属层,所述正面金属层图形化形成源极

漏极和栅极,所述源极通过接触孔和所述源区接触,所述栅极通过接触孔和所述多晶硅栅接触,所述漏极通过接触孔和所述漏区接触

[0022]如上所述,本专利技术的便于调节阈值电压的
PLDMOS
结构,具有以下有益效果:
[0023]本专利技术当形成沟道的
N
阱与漂移区相交界于栅极介质层边缘下方之时,通过调整漂移区的关键尺寸可以对沟道区域的有效栅氧厚度形成很明显的影响,从而可以很容易的实现阈值电压的调节

附图说明
[0024]图1显示为本专利技术的
PLDMOS
结构示意图;
[0025]图2显示为本专利技术的漂移区关键尺寸对于
PLDMOS
结构阈值电压的影响示意图;
[0026]图3显示为本专利技术的漂移区关键尺寸对于
NLDMOS
结构阈值电压的影响示意图

具体实施方式
[0027]以下通过特定的具体实例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效

本专利技术还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本专利技术的精神下进行各种修饰或改变

[0028]请参阅图1,本专利技术提供一种便于调节阈值电压的
PLDMOS
结构,包括:
[0029]P
型外延层
102

[0030]沟道区
106
,由形成于
P
型外延层
102
中的
N
阱组成;
[0031]漂移区
104
,漂移区
104
由多个器件共用,漂移区
104
为目标关键尺寸,漂移区
104
的组成部分包括形成于
P
型外延层
102
中的
P
阱,漂移区
104
上形成有第一场氧化层
105
,第一场氧化层
105
的一侧边缘和沟道区
106
之间具有横向距离;
P
阱形成于沟道区
106
的边缘处,且在
P
阱和沟道区
106
之间的
P
型外延层
102
表面形成有栅极介质层
107
,栅极介质层
107
的一侧边缘和
P
阱对准,栅极介质层
107
的另一侧边缘与第一场氧化层
105
的边缘对准;
[0032]在本专利技术的实施例中,栅极介质层
107
靠近沟槽区的部分为鸟嘴状结构,即该处的栅极介质层
107
厚度较薄

[0033]在本专利技术的实施本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.
一种便于调节阈值电压的
PLDMOS
结构,其特征在于,包括:
P
型外延层;沟道区,由形成于所述
P
型外延层中的
N
阱组成;漂移区,所述漂移区由多个器件共用,所述漂移区为目标关键尺寸,所述漂移区的组成部分包括形成于所述
P
型外延层中的
P
阱,所述漂移区上形成有第一场氧化层,所述第一场氧化层的一侧边缘和所述沟道区之间具有横向距离;所述
P
阱形成于所述沟道区的边缘处,且在所述
P
阱和所述沟道区之间的所述
P
型外延层表面形成有栅极介质层,所述栅极介质层的一侧边缘和所述
P
阱对准,所述栅极介质层的另一侧边缘与所述第一场氧化层的边缘对准;在所述沟道区的表面上形成有多晶硅栅,所述多晶硅栅的一侧横向延伸越过所述沟道区,所述多晶硅栅的另一侧横向延伸到所述浅沟槽的表面上;源区,由形成于所述
N
阱表面中
P+
区组成,所述源区和所述多晶硅栅靠近所述沟道区的一侧自对准;漏区,由形成于所述
P
阱表面中的
P+
区组成,所述漏区和所述第一场氧化层的边缘对准接触;通过设置所述漂移区为目标关键尺寸来调节所述栅极介质层的厚度
。2.
根据权利要求1所述的便于调节阈值电压的
PLDMOS
结构,其特征在于:所述栅极介质层靠近所述沟槽区的部分为鸟嘴状结构
。3.
根据权利要求1所述的便于调节阈值电压的
PLDMOS
结构,其特征在于:所述栅极介质层的材料为二氧化硅
。4.
根据权利要求1所述的便于调节阈值电压的
...

【专利技术属性】
技术研发人员:王晓日刘晨晨
申请(专利权)人:华虹半导体无锡有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1