【技术实现步骤摘要】
抑制SONOS器件GIDL效应的结构及其制造方法
[0001]本专利技术涉及半导体
,特别是涉及一种抑制
SONOS
器件
GIDL
效应的结构及其制造方法
。
技术介绍
[0002]随着工艺节点的不断缩小,为了加强对沟道的控制能力,多晶硅栅氧化层厚度不断减薄,晶体管栅极至漏极泄露电流呈指数级增大,使得器件可靠性问题愈发严重
。SG(
选择栅
)
晶体管作为普通的
NMOS
器件,在
40nm
工艺节点
SG
沟道长度大大缩短
。
在开发过程中,发现较大的
GIDL
漏电流会对双晶体管
SONOS
存储晶体管产生干扰,这一问题成为
SONOS
器件可靠性的潜在危机
。
因此,需要对现有工艺进行改善,有效抑制
GIDL
效应,提升
SONOS
器件可靠性
。
[0003]若使用对称
salicide(
金属硅化物
)
工艺,
SG
栅极与漏极之间的压差过大,栅极至漏极泄露电流较大,
GIDL
效应明显
。
为了抑制
SONOS
器件的
GIDL
效应,减小存储区的干扰,需要减小
SG
栅极与漏极之间的电压降
。
[0004]为解
【技术保护点】
【技术特征摘要】
1.
一种抑制
SONOS
器件
GIDL
效应的结构,其特征在于,包括:
N
型沟道晶体管;即衬底为
P
型;在
P
型衬底中形成的三个
N+
型阱,所述三个
N+
型阱分别为源极区
、
漏极区和位于源极区
、
漏极区之间的中间阱区;直接位于漏极区和中间阱区之间的衬底上方的控制栅极;位于源极区和中间阱区之间的衬底上方的选择栅极;分别位于所述源极区和所述漏极区上的第一
、
二金属硅化物层,使得所述源极区和所述中间阱区形成为非对称的金属硅化物结构;所述选择栅极作为字线端,所述控制栅极为控制端,靠近所述选择栅极一侧的漏极区为位线端,远离选择栅极一侧的源极区为源线端
。2.
根据权利要求1所述的抑制
SONOS
器件
GIDL
效应的结构,其特征在于:所述控制栅极包括第一栅极介质层和位于第一栅极介质层上的第一多晶硅栅极,其中,所述第一栅极介质层自下而上依次包括第一氧化层
、
氮化层
、
第二氧化层,即采用
ONO
材料为存储浮栅介质
。3.
根据权利要求1所述的抑制
SONOS
器件
GIDL
效应的结构,其特征在于:所述选择栅极包括第二栅极介质层和第二多晶硅栅极,所述第二栅极介质层为第三氧化层
。4.
根据权利要求1所述的抑制
SONOS
器件
GIDL
效应的结构,其特征在于:所述衬底包括块状半导体衬底或绝缘体上硅
(SOI)
衬底
。5.
根据权利要求1所述的抑制
SONOS
器件
GIDL
效应的结构,其特征在于:所述第一
、
二金属硅化物层以钴
、
钛
、
镍或镍铂合金作为形成金属硅化物的金属
。6.
根据权利要求1至5任一项所述的抑制
SONOS
器件
GIDL
效应的结构的制造方法,其特征在于,包括:步骤一
、
提供
P
型衬底,在
P
型衬底中形成有三个
N+
型阱,所述三个
N+
型阱分别为源极区
、
漏极区和位于源极区
、
漏极区之间的中间阱区;位于漏极区和中间阱区之间的衬底上方形成有控制栅极;位于源极区和中间阱区之间的衬底上方形成有选择栅极;步骤二
、
在所述
P
型衬底上形成覆盖所述控制栅极和所述选择栅极的阻挡膜,之后打开所述源极区和所...
【专利技术属性】
技术研发人员:李思阳,蔡彬,赵鹏,
申请(专利权)人:上海华力集成电路制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。