具有电阻值变化小的栅极电阻器的半导体装置制造方法及图纸

功率半导体装置包括：半导体层结构，包括无源栅极焊盘区域和具有多个单位单元晶体管的有源区域；栅极电阻器层，位于半导体层结构的上侧；内接触件，直接位于栅极电阻器层的上侧；以及外接触件，直接位于栅极电阻器层的上侧

【技术实现步骤摘要】
【国外来华专利技术】具有电阻值变化小的栅极电阻器的半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于
2021
年3月1日提交的美国专利申请序列
No.17/188,329
的优先权，该美国专利申请的全部内容通过引用并入本文
。


[0003]本专利技术涉及半导体装置，并且更特别地，涉及具有栅极电阻器的半导体装置
。

技术介绍

[0004]本领域已知多种功率半导体装置，包括例如功率金属氧化物半导体场效应晶体管
(“MOSFET”)、
绝缘栅双极晶体管
(“IGBT”)
和各种其它装置
。
这些功率半导体装置通常由宽带隙半导体材料制成，宽带隙半导体材料诸如是基于碳化硅或氮化镓的材料
(
在本文中，术语“宽带隙半导体”涵盖具有至少
1.4eV
的带隙的任何半导体
)。
功率半导体装置被设计为选择性地阻断或通过大电压和
/
或电流
。
例如，在阻断状态下，功率半导体装置可以被设计为维持数百或数千伏的电势
。
[0005]诸如功率
MOSFET
之类的功率半导体装置可以具有横向结构或垂直结构
。
具有横向结构的功率
MOSFET
在装置的半导体层结构的同一主表面
(
即，上部或下部
)
上具有
MOSFET
的源极区和漏极区两者<br/>。
作为对照，具有垂直结构的功率
MOSFET
在半导体层结构的一个主表面上具有其源极区，并且在其另一个
(
相对的
)
主表面上具有其漏极区
。
垂直装置结构通常用于非常高功率的应用，因为垂直结构允许厚的半导体漂移层，该漂移层可以支持高电流密度并阻断高电压
。
在本文中，术语“半导体层结构”是指包括诸如半导体基板和
/
或半导体外延层之类的一个或多个半导体层的结构
。
[0006]常规的垂直碳化硅功率
MOSFET
包括形成在诸如碳化硅晶片之类的碳化硅基板上的碳化硅漂移区
。MOSFET
具有其中形成一个或多个半导体装置的有源区以及一个或多个无源区，一个或多个无源区诸如是可以围绕有源区的终端区和
/
或栅极接合焊盘区
。
有源区充当主结，用于在反向偏置操作期间阻断电压并在正向偏置操作期间提供电流流动
。
功率
MOSFET
通常具有单位单元
(unit cell)
结构，意味着有源区包括大量单独的“单位单元”MOSFET
，这些“单位单元”MOSFET
并联电连接以用作单个功率
MOSFET。
在高功率应用中，这样的装置可以包括数千或数万个单位单元
。
[0007]许多功率半导体装置，诸如功率
MOSFET
和
IGBT
，都具有栅极结构
。
这些装置可以通过向其栅极结构施加不同的偏置电压来接通和关断
。
栅极结构具有分布式栅极电阻，该栅极电阻是从栅极接合焊盘
(
或其它栅极端子
)
到每个单独单位单元的栅极指的电路径的长度以及形成栅极结构的材料的薄层电阻的函数
。
栅极结构可以包括例如栅极接合焊盘
、
装置的有源区中的多个栅极指
、
栅极焊盘
、
在栅极焊盘与栅极指之间延伸的一个或多个栅极总线
、
以及可以定位在
(
一个或多个
)
栅极总线与栅极指之间的可选的栅极流道
(gate runners)。
在许多应用中，可能期望通过例如在栅极结构内的某处添加分立或“集总”栅极电阻器来增加栅极电阻的量
。
增加的栅极电阻可以例如用于限制装置的开关速度或减少电
振铃和
/
或噪声
。

技术实现思路

[0008]依据本专利技术的实施例，提供了半导体装置，该半导体装置包括：半导体层结构，包括无源栅极焊盘区域和具有多个单位单元晶体管的有源区域；栅极电阻器层，位于半导体层结构的上侧；内接触件，直接位于栅极电阻器层的上侧；以及外接触件，直接位于栅极电阻器层的上侧
。
在这些装置的水平截面中，在半导体装置的无源栅极焊盘区域内，外接触件包围内接触件
。
[0009]在一些实施例中，这些半导体装置还可以包括直接位于内接触件与外接触件之间的栅极电阻器层的上侧的内电介质图案
。
[0010]在一些实施例中，集总栅极电阻器可以被限定在直接位于内电介质图案下方的栅极电阻器层中
。
[0011]在一些实施例中，集总栅极电阻器的水平截面可以限定椭圆环的至少一部分
。
在一些实施例中，内电介质图案的水平截面可以具有椭圆环的形状
。
[0012]在一些实施例中，栅极电阻器层可以包括具有第一薄层电阻的第一材料，并且内接触件和外接触件可以各自包括具有比第一薄层电阻小的薄层电阻的材料
。
[0013]在一些实施例中，栅极结构还可以包括栅极焊盘
、
一个或多个栅极总线以及多个栅极指，并且其中集总栅极电阻器可以电插在栅极焊盘与栅极指之间
。
[0014]在一些实施例中，内接触件的外侧壁与外接触件的内侧壁之间的间隔可以是恒定距离，而在其它实施例中，该距离可以是可变距离
。
[0015]在一些实施例中，内电介质图案的形状可以限定集总栅极电阻器的形状
。
[0016]在一些实施例中，内接触件可以被配置为将栅极信号传送到集总栅极电阻器的第一边缘，并且外接触件可以被配置为从集总栅极电阻器的与第一边缘相对的第二边缘接收栅极信号
。
[0017]在一些实施例中，外接触件可以围绕内接触件，或者外接触件和半导体装置的至少一个边缘可以围绕内接触件
。
[0018]依据本专利技术的另外的实施例，提供了包括半导体层结构和栅极结构的半导体装置，该栅极结构包括在半导体层结构的上侧的集总栅极电阻器
。
集总栅极电阻器的水平截面限定闭合形状
。
[0019]在一些实施例中，闭合形状可以是椭圆环
。
[0020]在一些实施例中，闭合形状可以是第一闭合形状，并且具有限定第二闭合形状的水平截面的电介质图案可以直接定位在集总栅极电阻器上方
。
在一些实施例中，第二闭合形状可以是椭圆环
。
[0021]在一些实施例中，电介质图案可以是第一电介质图案，并且栅极结构还可以包括第二电介质图案和本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种半导体装置，包括：半导体层结构，包括无源栅极焊盘区域和具有多个单位单元晶体管的有源区域；栅极电阻器层，位于所述半导体层结构的上侧；内接触件，直接位于所述栅极电阻器层的上侧；以及外接触件，直接位于所述栅极电阻器层的上侧，其中，在所述半导体装置的水平截面中，在所述半导体装置的所述无源栅极焊盘区域内，所述外接触件包围所述内接触件
。2.
根据权利要求1所述的半导体装置，还包括内电介质图案，所述内电介质图案直接位于所述内接触件与所述外接触件之间的所述栅极电阻器层的上侧
。3.
根据权利要求2所述的半导体装置，其中，集总栅极电阻器被限定在直接位于所述内电介质图案下方的所述栅极电阻器层中
。4.
根据权利要求3所述的半导体装置，其中，所述集总栅极电阻器的水平截面限定椭圆环的至少一部分
。5.
根据权利要求2‑4中的任一项所述的半导体装置，其中，所述内电介质图案的水平截面具有椭圆环的形状
。6.
根据权利要求2‑5中的任一项所述的半导体装置，其中，所述栅极电阻器层包括具有第一薄层电阻的第一材料，并且所述内接触件和所述外接触件各自包括具有比所述第一薄层电阻小的薄层电阻的材料
。7.
根据权利要求3‑6中的任一项所述的半导体装置，其中，所述栅极结构还包括栅极焊盘
、
一个或多个栅极总线以及多个栅极指，并且其中所述集总栅极电阻器电插在所述栅极焊盘与所述栅极指之间
。8.
根据权利要求1‑7中的任一项所述的半导体装置，其中，所述内接触件的外侧壁与所述外接触件的内侧壁之间的间隔是恒定距离
。9.
根据权利要求1‑7中的任一项所述的半导体装置，其中，所述内接触件的外侧壁与所述外接触件的内侧壁之间的间隔是可变距离
。10.
根据权利要求3‑9中的任一项所述的半导体装置，其中，所述内电介质图案的形状限定所述集总栅极电阻器的形状
。11.
根据权利要求3‑
10
中的任一项所述的半导体装置，其中，所述内接触件被配置为将栅极信号传送到所述集总栅极电阻器的第一边缘，并且所述外接触件被配置为从所述集总栅极电阻器的与所述第一边缘相对的第二边缘接收栅极信号
。12.
根据权利要求1‑
11
中的任一项所述的半导体装置，其中，所述外接触件围绕所述内接触件
。13.
根据权利要求1‑
11
中的任一项所述的半导体装置，其中，所述外接触件和所述半导体装置的至少一个边缘围绕所述内接触件
。14.
一种半导体装置，包括：半导体层结构；以及栅极结构，包括在所述半导体层结构的上侧的集总栅极电阻器；其中，所述集总栅极电阻器的水平截面限定闭合形状
。15.
根据权利要求
14
所述的半导体装置，其中，所述闭合形状是椭圆环
。
16.
根据权利要求
14
或
15
中的任一项所述的半导体装置，其中，所述闭合形状是第一闭合形状，并且其中具有限定第二闭合形状的水平截面的电介质图案直接定位在所述集总栅极电阻器上方
。17.
根据权利要求
16
所述的半导体装置，其中，所述第二闭合形状是椭圆环
。18.
根据权利要求
16
所述的半导体装置，其中，所述电介质图案是第一电介质图案，并且所述栅极结构还包括第二电介质图案和内接触件，其中所述内接触件将所述第一电介质图案与所述第二电介质图案分开
。19.
根据权利要求
14
‑
18
中的任一项所述的半导体装置，其中，所述栅极结构还包括外接触件，当从上方观察所述内接触件和外接触件时，所述外接触件包围所述内接触件
。20.
根据权利要求
19
所述的半导体装置，其中，所述集总栅极电阻器包括具有第一薄层电阻的第一材料，并且所述内接触件和所述外接触件各自包括具有比所述第一薄层电阻小的薄层电阻的材料
。21.
根据权利要求
14
‑
20
中的任一项所述的半导体装置，其中，所述闭合形状是环状环
。22.
根据权利要求
18
‑
20
中的任一项所述的半导体装置，其中，所述集总栅极电阻器的电阻值是所述集总栅极电阻器的材料的薄层电阻以及所述第一内接触件与所述外接触件之间的间隔的函数
。23.
根据权利要求
14
‑
22
中的任一项所述的半导体装置，其中，所述栅极结构还包括栅极焊盘
、
一个或多个栅极总线以及多个栅极指，并且其中所述集总栅极电阻器电插在所述栅极焊盘与所述栅极指之间
。24.
根据权利要求
14
‑
23
中的任一项所述的半导体装置，其中，所述闭合形状的内边缘与所述闭合形状的外边缘之间的间隔是恒定距离
。25.
根据权利要求
14
‑
23
中的任一项所述的半导体装置，其中，所述闭合形状的内边缘与所述闭合形状的外边缘之间的间隔是可变距离
。26.
一种半导体装置，包括：半导体层结构；以及栅极结构，包括在所述半导体层结构的上侧的集总栅极电阻器；其中，所述集总栅极电阻器的第一端和相对的第二端各自延伸到所述半导体装置的外围
。27.
根据权利要求
26
所述的半导体装置，其中，所述第一端延伸到所述半导体装置的第一边缘，并且所述第二端也延伸到所述半导体装置的第一边缘
。28.
根据权利要求
27
所述的半导体装置，其中，所述集总栅极电阻器具有限定椭圆环的大约二分之一的水平截面
。29.
根据权利要求
26
所述的半导体装置，其中，所述第一端延伸到所述半导体装置的第一边缘，并且所述第二端延伸到所述半导体装置的第二边缘
。30.
根据权利要求
29
所述的半导体装置，其中，所述第二边缘邻近所述第一边缘
。31.
根据权利要求
30
所述的半导体装置，其中，所述集总栅极电阻器具有限定椭圆环的大约四分之一的水平截面
。32.
根据权利要求
26
‑
31
中的任一项所述的半导体装置，其中，限定椭圆环的一部分的电介质图案直接定位在所述集总栅极电阻器上方
。
33.
根据权利要求
26
‑
32
中的任一项所述的半导体装置，其中，所述栅极结构还包括连接到所述集总栅极电阻器的外边缘的外接触件以及连接到所述集总栅极电阻器的内边缘的内接触件
。34.
根据权利要求
33
所述的半导体装置，其中，所述集总栅极电阻器包括具有第一薄层电阻的第一材料，并且所述内接触件和所述外接触件各自包括具有比所述第一薄层电阻小的薄层电阻的材料
。35.
根据权利要求
33
或
34
所述的半导体装置，其中，所述内接触件的外边缘与所述外接触件的内边缘之间的间隔沿着所述集总栅极电阻器的长度是恒定的
。36.
根据权利要求
33
或
34
所述的半导体装置，其中，所述内接触件的外边缘与所述外接触件的内边缘之间的间隔沿着所述集总栅极电阻器的长度变化
。37.
根据权利要求
26
‑
36
中的任一项所述的半导体装置，其中，所述栅极结构还包括栅极焊盘
、
一个或多个栅极总线以及多个栅极指，并且其中所述集总栅极电阻器电插在所述栅极焊盘与所述栅极指之间
。38.
一种半导体装置，包括：半导体层结构；以及栅极结构，位于所述半导体层结构上，所述栅极结构包括由第一材料形成的集总栅极电阻器
、
内接触件和外接触件，其中，所述内接触件和所述外接触件中的至少一个具有与所述集总栅极电阻器的侧壁基本上对齐的弯曲侧壁，其中，所述集总栅极电阻器的电阻值是所述第一材料层的薄层电阻以及所述内接触件与所述外接触件之间的间隔的函数
。39.
根据权利要求
38
所述的半导体装置，其中，所述内接触件的外边缘和外接触件的内边缘均具有弯曲侧壁
。40.
根据权利要求
39
所述的半导体装置，其中，所述内接触件的外边缘与所述外接触件的内边缘之间的间隔沿着所述集总栅极电阻器的长度是恒定的
。41.
根据权利要求
39
所述的半导体装置，其中，所述内接触件的外边缘与所述外接触件的内边缘之间的间隔沿着所述集总栅极电阻器的长度变化
。42.
根据权利要求
38
‑
41
中的任一项所述的半导体装置，其中，所述内接触件和所述外接触件各自包括第二材料，其中所述第一材料的薄层电阻大于所述第二材料的薄层电阻
。43.
根据权利要求
38
‑
42

【专利技术属性】
技术研发人员：柳世衡，T，
申请(专利权)人：沃孚半导体公司，
类型：发明
国别省市：