半导体功率器件的制造方法技术

本发明专利技术属于半导体功率器件技术领域，具体公开了一种半导体功率器件的制造方法，包括：在

【技术实现步骤摘要】
半导体功率器件的制造方法


[0001]本专利技术属于半导体功率器件
，特别是涉及一种半导体功率器件的制造方法
。

技术介绍

[0002]现有技术的半导体功率器件的制造方法，通常是在栅沟槽内形成栅氧化层和控制栅后，通过光刻工艺定义
p
型体区和
n
型源区的位置，之后通过离子注入工艺形成
p
型体区和
n
型源区，由于光刻工艺的成本很高，使得半导体功率器件的制造成本较高
。

技术实现思路

[0003]有鉴于此，本专利技术的目的是提供一种半导体功率器件的制造方法，以降低半导体功率器件的制造成本
。
[0004]为达到本专利技术的上述目的，本专利技术提供了一种半导体功率器件的制造方法，包括：
[0005]在提供的
n
型外延层上形成硬掩膜层；
[0006]对所述硬掩膜层和所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成浅沟槽；
[0007]淀积形成第一绝缘层并对回刻，在所述浅沟槽的侧壁处形成绝缘侧墙；
[0008]以所述硬掩膜层和所述绝缘侧墙为掩膜对所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成栅沟槽；
[0009]在所述栅沟槽内形成栅极结构；
[0010]通过所述栅沟槽对所述
n
型外延层进行倾斜的
p
型离子注入并退火，在所述栅沟槽两侧的所述
n
型外延层内形成
p
型体区；
[0011]通过所述栅沟槽对所述
p
型体区进行倾斜的
n
型离子注入，在所述
p
型体区内形成
n
型源区；
[0012]淀积形成绝缘介质层，对所述绝缘介质层
、
所述硬掩膜层和所述
n
型外延层进行刻蚀以形成接触孔；
[0013]形成金属电极
。
[0014]可选的，所述栅极结构包括位于所述栅沟槽内的栅介质层和控制栅
。
[0015]可选的，所述栅极结构包括位于所述栅沟槽的下部内的场氧化层和屏蔽栅，以及位于所述栅沟槽的上部内的栅介质层和控制栅，所述控制栅和所述屏蔽栅绝缘隔离
。
[0016]可选的，所述屏蔽栅向上延伸至所述栅沟槽的上部内，所述控制栅在所述栅沟槽的上部内环绕包围所述屏蔽栅
。
[0017]可选的，所述控制栅的上表面低于所述栅沟槽的上表面
。
[0018]可选的，所述硬掩膜层和所述绝缘介质层的材料均为氧化硅，所述绝缘侧墙的材料为氮化硅
。
[0019]本专利技术还提供了一种半导体功率器件的制造方法，包括：
[0020]在提供的
n
型外延层上形成硬掩膜层；
[0021]对所述硬掩膜层和所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成浅沟槽；
[0022]通过所述浅沟槽对所述
n
型外延层进行倾斜的
p
型离子注入并退火，在所述
n
型外延层内形成
p
型体区；
[0023]通过所述浅沟槽对所述
p
型体区进行倾斜的
n
型离子注入，在所述
p
型体区内形成
n
型源区；
[0024]淀积形成第一绝缘层并对回刻，在所述浅沟槽的侧壁处形成绝缘侧墙；
[0025]以所述硬掩膜层和所述绝缘侧墙为掩膜对所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成栅沟槽；
[0026]在所述栅沟槽内形成栅介质层和控制栅；
[0027]淀积形成绝缘介质层，对所述绝缘介质层
、
所述硬掩膜层和所述
n
型外延层进行刻蚀以形成接触孔；
[0028]形成金属电极
。
[0029]本专利技术提供的半导体功率器件的制造方法，在浅沟槽下方形成栅沟槽，在栅沟槽内形成栅介质层和控制栅后，直接通过倾斜的离子注入工艺来形成
p
型体区和
n
型源区，减少了光刻工艺的次数，有效降低了半导体功率器件的制造成本
。
附图说明
[0030]为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍
。
[0031]图1至图7是本专利技术提供的半导体功率器件的制造方法的一个实施例的制造工艺中的主要结构的剖面结构示意图
。
具体实施方式
[0032]以下将结合本专利技术实施例中的附图，通过具体方式，完整地描述本专利技术的技术方案
。
显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例
。
应当理解，本专利技术所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加
。
同时，为清楚地说明本专利技术的具体实施方式，说明书附图中所列示意图，放大了本专利技术所述的层和区域的厚度，且所列图形大小并不代表实际尺寸
。
[0033]图1至图7是本专利技术提供的半导体功率器件的制造方法的一个实施例的制造工艺中的主要结构的剖面结构示意图
。
[0034]首先，如图1所示，在提供的
n
型外延层
20
上形成硬掩膜层
30
，硬掩膜层
30
的材料通常为氧化硅
。
然后通过光刻工艺定义浅沟槽的位置，之后对硬掩膜层
30
和
n
型外延层
20
进行刻蚀，在所述
n
型外延层
20
内形成浅沟槽
31。n
型外延层
20
的材料通常为硅，
n
型外延层
20
可以形成于
n
型衬底之上或者
p
型衬底之上，当
n
型外延层
20
形成于
n
型衬底之上时，通常用于形成功率
MOSFET
器件；当
n
型外延层
20
形成于
p
型衬底之上时，通常用于形成
IGBT
器件
。
[0035]接下来，如图2所示，淀积形成第一绝缘层并对所形成的第一绝缘层进行回刻，在浅沟槽
31
的侧壁处形成绝缘侧墙
21
，绝缘侧墙
21
的材料通常为氮化硅
。
[0036]接下来，如图3所示，以硬掩膜层
30
和绝缘侧墙本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
半导体功率器件的制造方法，其特征在于，包括：在提供的
n
型外延层上形成硬掩膜层；对所述硬掩膜层和所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成浅沟槽；淀积形成第一绝缘层并对回刻，在所述浅沟槽的侧壁处形成绝缘侧墙；以所述硬掩膜层和所述绝缘侧墙为掩膜对所述
n
型外延层进行刻蚀，在所述
n
型外延层内形成栅沟槽；在所述栅沟槽内形成栅极结构；通过所述栅沟槽对所述
n
型外延层进行倾斜的
p
型离子注入并退火，在所述栅沟槽两侧的所述
n
型外延层内形成
p
型体区；通过所述栅沟槽对所述
p
型体区进行倾斜的
n
型离子注入，在所述
p
型体区内形成
n
型源区；淀积形成绝缘介质层，对所述绝缘介质层
、
所述硬掩膜层和所述
n
型外延层进行刻蚀以形成接触孔；形成金属电极
。2.
如权利要求1所述的半导体功率器件的制造方法，其特征在于，所述栅极结构包括位于所述栅沟槽内的栅介质层和控制栅
。3.
如权利要求1所述的半导体功率器件的制造方法，其特征在于，所述栅极结构包括位于所述栅沟槽的下部内的场氧化层和屏蔽栅，以及位于所述栅沟槽的上部内的栅介质层和控制栅，所述控制栅和所述屏蔽栅绝缘隔离
。4.
如权利要求3所述的半导体功率器件的制造方...

【专利技术属性】
技术研发人员：缪进征，王鹏飞，范让萱，
申请(专利权)人：苏州东微半导体股份有限公司，
类型：发明
国别省市：