一种动态栅极电阻调制的栅极耦合ＮＭＯＳ管制造技术

本发明专利技术公开了一种动态栅极电阻调制的栅极耦合ＮＭＯＳ管，用于核心电路的ＥＳＤ防护，由漏极连接核心电路的输入出端，源极和衬底直接接地，栅极通过一电阻接地的ＧＣＮＭＯＳ管以及与电阻并联，漏极连接ＧＣＮＭＯＳ管的栅极，源极和衬底接地，栅极连接核心电路的ＶＤＤ电源线的ＮＭＯＳ管组成。本发明专利技术通过在栅上加一个小的ＮＭＯＳ，用ＶＤＤ作为该ＮＭＯＳ的控制信号，既能使得多叉指ＧＧＮＭＯＳ均匀开启，提高器件的鲁棒性，同时解决了ＧＣＮＭＯＳ结构不能用于较高信号频率的输入端的保护问题。使得这种简单有效的ＥＳＤ防护方案的适应范围得到有效的拓展。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及一种动态栅极电阻调制的栅极耦合NMOS管。
技术介绍
静电放电(ESD)是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集 成电路的瞬时过程，整个过程大约耗时IOOns ；以及集成电路内由于摩擦等积聚了电荷在 内部，当集成电路的某个管脚接地时内部的电荷泄放到地的过程。这个过程大约耗时约 1.5ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的 输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越 薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层 不受损害是十分必需的。静电放电现象的模式主要有四种人体放电模式(HBM)、机械放电模式(MM)、器件 充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电 模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成 电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比 如二极管，可控硅(silicon controlled rectifier SCR)，GGNMOS(Grounded Gate NMOS, 栅极接地的MOS管)，其中栅极接地的MOS管(GGNMOS)被广泛采用。该器件的防护电路如 图1所示，GGNMOS的漏极12接到输入/输出端(1/0)，栅极13、源极14和衬底11都接到 地。为提高GGNMOS的抗击ESD能力，一般采用如图2所示的多叉指结构。但是这种多叉指 的GGNMOS结构由于中间的叉指的体电阻最大，先于其他叉指开启，造成GGNMOS的各个叉指 不能均勻开启。这样造成整体电路的静电防护能力的下降。针对于此，一种行之有效的解决方案就是通过RC电路实现的栅极耦合电压技 术来抬高栅电压使得器件均勻导通。为了减少电容，可以把RC电路中的电容C去掉，用 NMOS管Ml的栅寄生电容来替代，在栅极上接一个到地的大电阻Rg(阻值一般为IOkQ 50kQ)，实现栅电压的耦合，也称为栅电压耦合NMOS管(GCNMOS)如图3所示。由于这种方 法简单易行被广泛的采用。但是这种结构在保护输入端的信号频率较高时，即信号的上升沿时间与ESD的脉 冲的上升沿时间相差不大时，就有可能在输入信号正常输入时触发ESD防护结构，造成误 触发从而影响芯片的正常工作，使得这种简单有效的防护方案的应用受到了严重的限制。
技术实现思路
本专利技术提供了一种动态栅极电阻调制的栅极耦合NMOS管电路，解决了在输入信 号频率较高时，现有栅极耦合NMOS管会出现误触发的问题。一种动态栅极电阻调制的栅极耦合NMOS管，用于核心电路的ESD防护，包括一 GCNMOS管，漏极连接核心电路的输入端，源极和衬底直接接地，栅极通过一电阻接地；一 NMOS管，与电阻并联，漏极连接GCNMOS管的栅极，源极和衬底接地，栅极连接核 心电路的VDD电源线。优选地，所述的电阻大小为10 50k Ω。与现有的GCNMOS相比，本专利技术通过在栅上加一个小的NMOS，用VDD作为该NMOS的 控制信号，既能使得多叉指GGNMOS均勻开启，提高器件的鲁棒性，同时解决了 GCNMOS结构 不能用于较高信号频率的输入端的保护问题。使得这种简单有效的ESD防护方案的适应范 围得到有效的拓展。附图说明图1为现有GGNMOS电路原理示意图；图2为现有多叉指GGNMOS的实现版图；图3为现有栅极耦合NMOS (GCNMOS)的电路原理图；图4为本专利技术栅极耦合NMOS的电路原理图。具体实施例方式如图4所示，一种动态栅极电阻调制的栅极耦合NMOS管，用于核心电路的ESD防 护，包括一 GCNMOS管Μ1，漏极连接核心电路的输入端，源极和衬底接地直接接地，栅极通 过电阻Rg接地，电阻Rg的阻值一般为10 50kΩ。一 NMOS管Μ2，与电阻Rg并联，漏极连接GCNMOS管Ml的栅极，源极和衬底接地，栅 极连接核心电路的VDD电源线。上述电路的工作原理如下在正常工作情况下，VDD端为高电位，此时NMOS管M2开启导通，NMOS管M2开启时 的电阻很小，与电阻值较大的电阻Rg并联后，GCNMOS管Ml栅上的电阻值Rg (eq)约为NMOS 管Ml的导通电阻值。当危险的静电信号从输入端Input进来的时候，核心电路的输入端Input到VDD 之间无其他的通路，VDD为浮空状态。由于VDD到GND地的耦合电容的作用，VDD会被耦合 到地，从而NMOS管M2栅极为低电位，NMOS管M2处于关断状态，其电阻值很大，约为M Ω数 量级，远大于电阻Rg的阻值，与电阻Rg并联后，GGNMOS管Ml栅上的电阻值Rg (eq)约等于 电阻Rg的阻值。在ESD情况下Rg (eq)较大，相应的RC常数值较大，使得器件充分开启并有效泄放 ESD电流，保护内部电路的安全。而在正常工作条件下，Rg(eq)较小，相应的RC时间常数值 较小，较快的上升沿的输入信号不会使得防护器件发生误触发，从而不干扰内部电路的正 常工作。使得上述电路能够适应于输入信号频率较高的情况下的ESD保护。权利要求一种动态栅极电阻调制的栅极耦合NMOS管，用于核心电路的ESD防护，其特征在于，包括一GCNMOS管(M1)，漏极连接核心电路的输入端，源极和衬底直接接地，栅极通过一电阻(Rg)接地；一NMOS管(M2)，与电阻(Rg)并联，漏极连接GCNMOS管(M1)的栅极，源极和衬底接地，栅极连接核心电路的VDD电源线。2.根据权利要求1所述的栅极耦合NM0S管电路，其特征在于所述的电阻大小为10 50k Q。全文摘要本专利技术公开了一种动态栅极电阻调制的栅极耦合NMOS管，用于核心电路的ESD防护，由漏极连接核心电路的输入出端，源极和衬底直接接地，栅极通过一电阻接地的GCNMOS管以及与电阻并联，漏极连接GCNMOS管的栅极，源极和衬底接地，栅极连接核心电路的VDD电源线的NMOS管组成。本专利技术通过在栅上加一个小的NMOS，用VDD作为该NMOS的控制信号，既能使得多叉指GGNMOS均匀开启，提高器件的鲁棒性，同时解决了GCNMOS结构不能用于较高信号频率的输入端的保护问题。使得这种简单有效的ESD防护方案的适应范围得到有效的拓展。文档编号H01L23/60GK101834182SQ20101013084公开日2010年9月15日 申请日期2010年3月23日 优先权日2010年3月23日专利技术者宋波, 李明亮, 苗萌, 董树荣, 韩雁, 马飞, 黄大海 申请人:浙江大学本文档来自技高网...

【技术保护点】
一种动态栅极电阻调制的栅极耦合ＮＭＯＳ管，用于核心电路的ＥＳＤ防护，其特征在于，包括：一ＧＣＮＭＯＳ管（Ｍ１），漏极连接核心电路的输入端，源极和衬底直接接地，栅极通过一电阻（Ｒｇ）接地；一ＮＭＯＳ管（Ｍ２），与电阻（Ｒｇ）并联，漏极连接ＧＣＮＭＯＳ管（Ｍ１）的栅极，源极和衬底接地，栅极连接核心电路的ＶＤＤ电源线。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋波，韩雁，董树荣，马飞，黄大海，李明亮，苗萌，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]