DAC制造技术

本发明专利技术涉及一种

【技术实现步骤摘要】
DAC电路


[0001]本专利技术涉及数模转换集成电路
，尤其是指一种
DAC
电路
。

技术介绍

[0002]DAC
是数字
‑
模拟转换器
(Digital
‑
to
‑
Analog Converter)
的缩写
。DAC
是一种电子设备或电路，用于将数字信号转换为模拟信号
。DAC
接受数字输入，通常是一个二进制数，然后根据输入值的大小，在其输出范围内生成相应的模拟电压或电流
。
[0003]DAC
的性能可以通过多种指标来评估，其中“分辨率”被认为是关键性能指标
。
分辨率描述了
DAC
可以表示的不同电平或数值的数量，并常用位数来表示，如8位
、12
位或
16
位
。
简单说，比特位数越高，
DAC
的分辨率就越高，从而能够实现更精确和细致的数模转换效果
。
随着技术进步和高性能产品的普及，市场对高分辨率
DAC
的需求持续上升
。
然而，这类
DAC
的生产和研发成本相对较高，导致制造商必须提高其售价
。
因此，高分辨率
DAC
的价格往往是低分辨率版本的数倍，这也成为制约其市场普及的一个重要因素
。
[0004]因此，迫切需要提供一种低成本的
DAC
电路以克服现有技术存在的问题
。

技术实现思路

[0005]为此，本专利技术所要解决的技术问题在于克服现有技术中存在的技术缺陷，而提出一种
DAC
电路，其使用两个低分辨率的数模转换器模拟一个高分辨率的数模转换器，能以低成本实现高分辨率的数模转换器，在降低硬件成本的同时还可以提高设备的性能，部分性能甚至优于高分辨率的数模转换器，易于推广使用
。
[0006]为解决上述技术问题，本专利技术提供了一种
DAC
电路，包括：
[0007]第一数模转换器和第二数模转换器，其均具有输出端，其中，所述第一数模转换器外接预设的参考信号；
[0008]运算放大器，其具有输入端，所述运算放大器的正输入端连接所述第一数模转换器的输出端和所述运算放大器的负输入端连接所述第二数模转换器的输出端；
[0009]其中，所述运算放大器的输出信号反馈至所述第二数模转换器，通过设置所述第一数模转换器和第二数模转换器调节所述运算放大器的输出信号
。
[0010]在本专利技术的一个实施例中，通过设置所述第一数模转换器的数码值和第二数模转换器的数码值调节所述运算放大器的输出信号
。
[0011]在本专利技术的一个实施例中，当所述第一数模转换器的数码值发生改变时，所述运算放大器的输出信号发生改变，同时所述运算放大器的输出信号反馈至所述第二数模转换器，使所述第二数模转换器的输出信号发生改变，以对所述运算放大器形成反馈调节；当所述第二数模转换器的数码值发生改变时，会改变反馈回路的增益，也会导致所述运算放大器的输出信号发生改变
。
[0012]在本专利技术的一个实施例中，在对所述运算放大器的输出信号进行调节时，根据预设的所述运算放大器的输出信号选择所述第一数模转换器的数码值和第二数模转换器的
数码值的初始迭代解
。
[0013]在本专利技术的一个实施例中，选择所述第一数模转换器的数码值和第二数模转换器的数码值的初始迭代解的方法，包括：
[0014]将预设的输出信号归一化为一正数
V
Out
，其中，正数
V
Out
介于0和1之间，
N1
表示第一数模转换器的位数和
N2
表示第二数模转换器的位数，两个数模转换器的位数可相同或不同；
F
表示第一数模转换器的数码值，
R
表示第二数模转换器的数码值；
[0015]判断
V
Out
小于
1/2
N1
是否成立；
[0016]若是，则将第二数模转换器的数码值
R
设定为最大数码值2N2
‑1，设置第一数模转换器的数码值
F
为0或1，计算
F
分别取值为0或1时的误差
e0
和
e1
，比较
e0
和
e1
的绝对值大小，选择绝对值较小的误差
e
值所对应的
F
和
R
的值，得到
F
和
R
的初始迭代解；
[0017]若否，则设定一最小误差
e
，设定其初始值为
1/2
N1
，遍历所有可能的
F
值
,
范围从1到
[VOut*2
N1
]，对于每个
F
值
,
分别计算第二数模转换器的数码值
R2
和
R3
，以及误差
e2
和
e3
，并分别比较误差
e2
和
e3
与前述设定的最小误差
e
的绝对值大小，当误差
e2
或
e3
的绝对值小于设定的最小误差
e
的绝对值时，选择绝对值较小的误差更新最小误差
e、F
和
R
的值，并判断最小误差是否为0或已遍历完所有的
F
，若否，则继续遍历所有可能的
F
值，若是，则根据最小误差
e
值所对应的
F
和
R
的值，得到
F
和
R
的初始迭代解
。
[0018]在本专利技术的一个实施例中，所述误差
e0
和
e1
的计算公式为：
[0019]e0
＝
(F0/R)
‑
VOut
，
[0020]e1
＝
(F1/R)
‑
VOut
，
[0021]其中，
F
表示第一数模转换器的数码值，
F0
表示
F
取值为0，
F1
表示
F
取值为1，
e0
表示
F
取值为0时的误差，
e1
表示
F
取值为1时的误差，
R
表示第二数模转换器的数码值，取值为2N2
‑1，
VOut
表本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
DAC
电路，其特征在于：包括：第一数模转换器和第二数模转换器，其均具有输出端，其中，所述第一数模转换器外接预设的参考信号；运算放大器，其具有输入端，所述运算放大器的正输入端连接所述第一数模转换器的输出端和所述运算放大器的负输入端连接所述第二数模转换器的输出端；其中，所述运算放大器的输出信号反馈至所述第二数模转换器，通过设置所述第一数模转换器和第二数模转换器调节所述运算放大器的输出信号
。2.
根据权利要求1所述的一种
DAC
电路，其特征在于：通过设置所述第一数模转换器的数码值和第二数模转换器的数码值调节所述运算放大器的输出信号
。3.
根据权利要求2所述的一种
DAC
电路，其特征在于：当所述第一数模转换器的数码值发生改变时，所述运算放大器的输出信号发生改变，同时所述运算放大器的输出信号反馈至所述第二数模转换器，使所述第二数模转换器的输出信号发生改变，以对所述运算放大器形成反馈调节；当所述第二数模转换器的数码值发生改变时，会改变反馈回路的增益，也会导致所述运算放大器的输出信号发生改变
。4.
根据权利要求2或3所述的一种
DAC
电路，其特征在于：在对所述运算放大器的输出信号进行调节时，根据预设的所述运算放大器的输出信号选择所述第一数模转换器的数码值和第二数模转换器的数码值的初始迭代解
。5.
根据权利要求4所述的一种
DAC
电路，其特征在于：选择所述第一数模转换器的数码值和第二数模转换器的数码值的初始迭代解的方法，包括：将预设的输出信号归一化为一正数
V
Out
，其中，正数
V
Out
介于0和1之间，
N1
表示第一数模转换器的位数和
N2
表示第二数模转换器的位数，两个数模转换器的位数可相同或不同，
F
表示第一数模转换器的数码值，
R
表示第二数模转换器的数码值；判断
V
Out
小于
1/2
N1
是否成立；若是，则将第二数模转换器的数码值
R
设定为最大数码值2N2
‑1，设置第一数模转换器的数码值
F
为0或1，计算
F
分别取值为0或1时的误差
e0
和
e1
，比较
e0
和
e1
的绝对值大小，选择绝对值较小的误差
e
值所对应的
F
和
R
的值，得到
F
和
R
的初始迭代解；若否，则设定一最小误差
e
，设定其初始值为
1/2
N1
，遍历所有可能的
F
值
,
范围从1到
[VOut*2
N1
]
，对于每个
F
值
,
分别计算第二数模转换器的数码值
R2
和
R3
，以及误差
e2
和
e3
，并分别比较误差
e2
和
e3
与前述设定的最小误差
e
的绝对值大小，当误差
e2
或
e3
的绝对值小于设定的最小误差
e
的绝对值时，选择绝对值较小的误差更新最小误差
e、F
和
R
的值，并判断最小误差是否为0或已遍历完所有的
F
，若否，则继续遍历所有可能的
F
值，若是，则根据最小误差
e
值所对应的
F
和
R
的值，得到
F
和
R
的初始迭代解
...

【专利技术属性】
技术研发人员：徐润生，曹石，
申请(专利权)人：胜达克半导体科技上海股份有限公司，
类型：发明
国别省市：