一种适用于示波器快速时基挡位的傅里叶插值方法技术

本发明专利技术公开了一种适用于示波器快速时基挡位的傅里叶插值方法，首先采用将采样数据流x(n)分为主路径和从路径，从路径延迟N/2个有效数据启动，将主/从路径插值结果误差较小部分即中间部分所对应的插值结果进行交替拼合而将其余数据点直接丢弃，减少非周期截断导致的频谱泄露所导致的数据误差。同时，本发明专利技术按插值倍数8*2

【技术实现步骤摘要】
一种适用于示波器快速时基挡位的傅里叶插值方法


[0001]本专利技术属于波形插值
，更为具体地讲，涉及一种适用于示波器快速时基挡位的傅里叶插值方法，对采样数据点进行对应插值处理并实现数据波形插值的效果，用于解决示波器ADC采样速率不足的问题。

技术介绍

[0002]数字插值技术作为数据处理方法中的典型常用方法，它在采样信号进行波形重构中起了极大的决定性作用。在示波器中，当示波器的ADC对模拟信号进行采样数字化后采样的数据点数只有少数个点，不能完整地恢复波形时。示波器部分快速时基档位下存在ADC实时采样率F
s
小于显示采样率F
x
的问题，这样采样的数据点无法对波形进行有效显示，此时就需要使用插值技术在采样的数据点之间插入相应的数据点才能完成波形的重构。
[0003]随着科学技术的进一步发展，示波器采集模块对插值的需求已经呈现出大倍率、多倍率插值的特点。然而示波器插值倍数L(L＝F
x
/F
s
)通常为2、5、10、20、40、80等形式，除2倍插值外，其余插值倍数采样数据FFT变换补零处理后的数据无法满足IFFT变换长度为2
M
的要求。以64点采样序列x(n)40倍插值为例，x(n)经过FFT变换以及频域补零后，将总共包含2560点频域数据点，整数2560并非2
M IFFT变换长度，会引起数据误差。
[0004]此外，插值过程中，数据截断通常为非周期截断，会导致的频谱泄漏，也会引起较大的数据误差。r/>
技术实现思路

[0005]本专利技术的目的在于克服不足，针对示波器中插值存在非2
M IFFT变换长度以及非周期截断导致的频谱泄漏而引起数据误差的问题，提供一种适用于示波器快速时基挡位的傅里叶插值方法，在实现ADC实时采样率F
s
小于显示采样率F
x
时的波形有效显示的同时，降低非2
M IFFT变换长度以及非周期截断导致的频谱泄漏而引起数据误差。
[0006]为实现上述专利技术目的，本专利技术适用于示波器快速时基挡位的傅里叶插值方法，其特征在于，包括以下步骤：
[0007](1)、将采样数据流x(n)分别送往主从路径，当主路径接收到N/2个有效数据后，从路径开始启动与主路径同步进行FFT变换；
[0008](2)、主/从路径完成一帧采样数据即N个采样数据的FFT变换后，得到频域数据X(jω)/X0(jω)并写入各自对应的缓存FIFO中；
[0009](3)、主/从路径各自的频域补零模块，对各自的缓存FIFO读使能进行合理控制，对高频部分进行补零处理同时将补零结果V(jω)/V0(jω)送往各自对应的IFFT变换模块，其中，如果示波器快速时基挡位对应的示波器插值倍数L为2时，则按插值倍数2对高频部分进行补零处理，如果示波器快速时基挡位对应的示波器插值倍数L为5的2
k
倍数，k＝0,1,2,
…
时，则按插值倍数8*2
k
对高频部分进行补零处理，其中，示波器插值倍数L＝F
x
/F
s
，F
x
为显示采样率，F
s
为ADC实时采样率F
s
；
[0010](4)、首先，对主/从路径的IFFT变换模块完成IFFT变换后的插值结果y(n)/y0(n)进行数据同步，然后，进行判断，如果示波器快速时基挡位对应的示波器插值倍数L为2时，则拼接模块选取插值结果y(n)的中间N/2
×
L的数据以及插值结果y0(n)的中间N/2
×
L的数据进行拼接，得到最终的插值结果y
L
(n)；如果示波器快速时基挡位对应的示波器插值倍数L为5的2
k
倍数，k＝0,1,2,
…
时，则拼接模块选取插值结果y(n)的中间N/2
×
L
×
8/5的数据以及插值结果y0(n)的中间N/2
×
L
×
8/5的数据进行拼接，得到拼接结果y
L
×
8/5
(n)并送入5/8抽点模块，5/8抽点模块对拼接结果y
L
×
8/5
(n)采用滑动平均的方式进行抽点：对于每8个数据，以滑窗大小为4，将选取的每4个点进行求和取平均作为抽取结果，这样得到5个抽取结果，将所有的抽取结果依次组合，得到最终的插值结果y
L
(n)。
[0011]本专利技术的专利技术目的是这样实现的：
[0012]本专利技术适用于示波器快速时基挡位的傅里叶插值方法，首先采用将采样数据流x(n)分为主路径和从路径，从路径延迟N/2个有效数据启动，这样主路径第n帧最后1/4的数据所对应的插值结果与第n+1帧最前1/4的数据所对应的插值结果为误差较大部分，而该部分数据正好是从路径误差较小区域，因此，本专利技术将主/从路径插值结果误差较小部分即中间部分所对应的插值结果进行交替拼合而将其余数据点直接丢弃即可实现插值数据的有效重构，减少非周期截断导致的频谱泄露所导致的数据误差。同时，本专利技术针对采样数据高频补零处理后IFFT变换长度非2
M
所引起的数据误差，在频域补零时，按插值倍数8*2
k
对高频部分进行补零处理，并对主/从路径的插值结果中间部分选取和拼接处理后的拼接结果进行滑动平均抽点，得到与示波器插值倍数L对应的插值结果yL(n)，从而在实现ADC实时采样率F
s
小于显示采样率Fx时的波形有效显示的同时，降低非2
M IFFT变换长度以及非周期截断导致的频谱泄漏而引起数据误差。
[0013]本专利技术解决了示波器快速时基档位下ADC实时采样率小于显示采样率，采样数据点无法对波形进行有效显示的问题，同时通过本专利技术设计的傅里叶插值及误差处理方法，能够实现大倍率、多种倍率切换的插值处理，具有插值效果好、资源消耗少、复用移植性好的特点。
附图说明
[0014]图1是本专利技术适用于示波器快速时基挡位的傅里叶插值方法一种具体实施方式流程图；
[0015]图2是滑动平均法5/8抽点示意图；
[0016]图3是“重叠帧”硬件设计示意图；
[0017]图4是本专利技术适用于示波器快速时基挡位的傅里叶插值方法一种硬件设计结构框图；
[0018]图5是待插值数据波形图；
[0019]图6是40倍傅里叶插值数据处理结果。
具体实施方式
[0020]下面结合附图对本专利技术的具体实施方式进行描述，以便本领域的技术人员更好地理解本专利技术。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许
会淡化本专利技术的主要内容时，这些描述在这里将被忽略。
[0021]实施例
[0022]针对示波器部分快速时基档位下ADC实时采样率小于显示采样率，采样数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于示波器快速时基挡位的傅里叶插值方法，其特征在于，包括以下步骤：(1)、将采样数据流x(n)分别送往主从路径，当主路径接收到N/2个有效数据后，从路径开始启动与主路径同步进行FFT变换；(2)、主/从路径完成一帧采样数据即N个采样数据的FFT变换后，得到频域数据X(jω)/X0(jω)并写入各自对应的缓存FIFO中；(3)、主/从路径各自的频域补零模块，对各自的缓存FIFO读使能进行合理控制，对高频部分进行补零处理同时将补零结果V(jω)/V0(jω)送往各自对应的IFFT变换模块，其中，如果示波器快速时基挡位对应的示波器插值倍数L为2时，则按插值倍数2对高频部分进行补零处理，如果示波器快速时基挡位对应的示波器插值倍数L为5的2
k
倍数，k＝0,1,2,
…
时，则按插值倍数8*2
k
对高频部分进行补零处理，其中，示波器插值倍数L＝F
x
/F
s
，F
x
为显示采样率，F
s
为ADC实时采样率F
s
；(4)、首先，对主/从路径的IFFT变换模块完成IFFT变换后的插值结果y(n)/y...

【专利技术属性】
技术研发人员：赵贻玖，张春勋，王厚军，杨苏松，梅思涛，许慧雅，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：