【技术实现步骤摘要】
本专利技术涉及测试机时钟信号，尤其是指一种实现多通道自由运行时钟信号的测试机。
技术介绍
1、在自动化测试机中，通常需要包含如图1所示的多条测试通道，在进行测试时，大多数测试项目需要测试机提供稳定的时钟信号。因此测试机需要有产生时钟信号的能力，能够驱动各条测试通道输出期望的时钟信号。
2、但是，在常规的测试机中，参考时钟大都由测试机内部产生，可选参考时钟少；同时，也无法对各条测试通道进行单独设置而使其输出不同的频率，因此每条测试通道的输出时钟信号单一，导致无法满足测试需求、资源利用率不高。
技术实现思路
1、为此，本专利技术所要解决的技术问题在于克服现有技术中的不足，提供一种实现多通道自由运行时钟信号的测试机，可以作为自由运行时钟输出相同或不同频率的时钟信号，满足测试需求的同时提高资源利用率。
2、为解决上述技术问题，本专利技术提供了一种实现多通道自由运行时钟信号的测试机，包括：
3、多个可选的不同的参考时钟源，包括数量相同的外部参考时钟源和内部参考时钟源；
4、多个测试通道，每个测试通道可独立配置为输入或输出，配置为输入时作为外部参考时钟源的信号源，配置为输出时作为自由运行时钟；
5、将多个测试通道分为多组，每组测试通道内的测试通道数量相同，每组测试通道选定参考时钟源后，每组测试通道内不同的测试通道可输出相同或不同频率的时钟信号源。
6、在本专利技术的一个实施例中，每个所述测试通道包括比较器端、施密特触发器，
7、测试通道内预设两个不同的电压值，记为vh和vl，vh>vl；所述比较器端将捕获到的测试通道上的信号与vh、vl进行比较，将与vh的比较结果记为cmph、与vl的比较结果记为cmpl，将比较结果cmph和cmpl接入所述施密特触发器；
8、当所述比较器端捕获到的电压值同时大于vh和vl时，所述施密特触发器输出1；当所述比较器端捕获到的电压值同时小于vh和vl时，所述施密特触发器输出0；当所述比较器端捕获到的电压值处于vh和vl之间时，施密特触发器输出不变。
9、在本专利技术的一个实施例中，记测试通道的数量为n1，测试机可接入的外部参考时钟源的数量为n2，所述测试机包括n2个n1选1多路复用器；
10、当测试通道被配置为输入时，每个所述施密特触发器的输出接入每个所述n1选1多路复用器，所述n1选1多路复用器选择施密特触发器的输出结果，得到n2个外部参考时钟源。
11、在本专利技术的一个实施例中，所述n1选1多路复用器包括n3条地址选择线，n1＝2n3，每条地址选择线可被设置为0或1，地址线的设置共2n3种组合，每种组合对应一个施密特触发器的输出；通过设置地址选择线从n1个施密特触发器的输出中选出一路信号作为外部参考时钟源，n2个n1选1多路复用器得到n2个外部参考时钟源。
12、在本专利技术的一个实施例中，每个测试通道都进行两级分频，用于产生更低频率的时钟信号源，具体为：
13、每组测试通道包含锁相环，所述锁相环结合所述外部参考时钟源和内部参考时钟源产生输出信号；锁相环的输出信号后接二级分频模块，产生更低频率的时钟信号源。
14、在本专利技术的一个实施例中，所述锁相环的输入信号为：
15、记外部参考时钟源和内部参考时钟源的数量为n2，外部参考时钟源表示为ex_refclki，内部参考时钟源表示为in_refclki，i＝0,1,…,n2-1；通过2选1数据选择器从in_refclki和ex_refclki中选择出一路信号、记为refclkj，j＝0,1,…,n2-1；每组测试通道再通过j选1数据选择器从refclkj中选择一路信号作为锁相环的输入信号。
16、在本专利技术的一个实施例中，所述锁相环包括d分频器、m分频器、鉴相鉴频器、低通滤波器、压控振荡器和4个输出分频器，记锁相环的输入信号为fin，fin分别经过所述d分频器、鉴相鉴频器、低通滤波器、压控振荡器得到信号fout；
17、记测试通道的数量为n1，n1个测试通道分为n4组，每组测试通道内有n1/n4个测试通道，fout经过所述m分频器后再反馈回所述鉴相鉴频器的输入端，fout分别接入n1/n4个输出分频器，得到n1/n4路更低频率的时钟信号源fouti为每组测试通道中第i路更低频率的时钟信号源，i＝0,1,…,n1/n4-1，oi为第i路更低频率的时钟信号源接入的输出分频器的分频比。
18、在本专利技术的一个实施例中，测试通道作为自由运行时钟时，输出时钟信号源的过程为：
19、fouti经过二级分频后得到信号dfi，di为二级分频时的分频比，dfi接入通道驱动模块；当通道驱动模块的使能信号有效时，dfi驱动所述通道驱动模块产生时钟信号；当通道驱动模块的使能信号无效时，不产生时钟信号；
20、dfi驱动所述通道驱动模块产生时钟信号时，当dfi＝1时，通道驱动模块产生驱动信号vih；当dfi＝0时，通道驱动模块产生驱动信号vil，vih>vil；将vih作为高电平、dfi＝1的时间作为高电平的周期，vil作为低电平、dfi＝0的时间作为低电平的周期，输出时钟信号源。
21、在本专利技术的一个实施例中，每两个测试通道可以输出一组差分信号，具体为：
22、所述输出分频器输出fouti的同时输出与fouti对应的差分信号fouti_diff，第i个测试通道的差分信号fouti_diff接入第i+1个测试通道，使第i个测试通道输出fouti、第i+1个测试通道输出fouti_diff，实现一组差分信号的输出，i＝0，2，...，n1-2。
23、在本专利技术的一个实施例中，每个测试通道输出的信号频率使用内部的频率测量单元或外部的设备测量，记测试通道的数量为n1，当使用内部频率测量单元测量时，n1个测试通道的输出通过n1选1多路复用器接入所述频率测量单元测量。
24、本专利技术的上述技术方案相比现有技术具有以下优点：
25、本专利技术通过将每个测试通道设置为可独立配置的方式，测试通道配置为输入时作为外部参考时钟源的信号源，配置为输出时作为自由运行时钟；通过对测试通道分组，使每组测试通道内不同的测试通道可输出相同或不同频率的时钟信号源，实现了可以输出相同或不同频率的时钟信号的自由运行时钟，可以在满足测试需求的同时提高资源利用率。
本文档来自技高网...【技术保护点】
1.一种实现多通道自由运行时钟信号的测试机，其特征在于，包括：
2.根据权利要求1所述的实现多通道自由运行时钟信号的测试机，其特征在于：每个所述测试通道包括比较器端、施密特触发器，
3.根据权利要求2所述的实现多通道自由运行时钟信号的测试机，其特征在于：记测试通道的数量为n1，测试机可接入的外部参考时钟源的数量为n2，所述测试机包括n2个n1选1多路复用器；
4.根据权利要求3所述的实现多通道自由运行时钟信号的测试机，其特征在于：所述n1选1多路复用器包括n3条地址选择线，n1＝2n3，每条地址选择线可被设置为0或1，地址线的设置共2n3种组合，每种组合对应一个施密特触发器的输出；通过设置地址选择线从n1个施密特触发器的输出中选出一路信号作为外部参考时钟源，n2个n1选1多路复用器得到n2个外部参考时钟源。
5.根据权利要求1所述的实现多通道自由运行时钟信号的测试机，其特征在于：每个测试通道都进行两级分频，用于产生更低频率的时钟信号源，具体为：
6.根据权利要求5所述的实现多通道自由运行时钟信号的测试机，其特征在于：所述
7.根据权利要求6所述的实现多通道自由运行时钟信号的测试机，其特征在于：所述锁相环包括D分频器、M分频器、鉴相鉴频器、低通滤波器、压控振荡器和4个输出分频器，记锁相环的输入信号为Fin，Fin分别经过所述D分频器、鉴相鉴频器、低通滤波器、压控振荡器得到信号Fout；
8.根据权利要求7所述的实现多通道自由运行时钟信号的测试机，其特征在于：测试通道作为自由运行时钟时，输出时钟信号源的过程为：
9.根据权利要求8所述的实现多通道自由运行时钟信号的测试机，其特征在于：每两个测试通道可以输出一组差分信号，具体为：
10.根据权利要求1-9任一项所述的实现多通道自由运行时钟信号的测试机，其特征在于：每个测试通道输出的信号频率使用内部的频率测量单元或外部的设备测量，记测试通道的数量为n1，当使用内部频率测量单元测量时，n1个测试通道的输出通过n1选1多路复用器接入所述频率测量单元测量。
...【技术特征摘要】
1.一种实现多通道自由运行时钟信号的测试机，其特征在于，包括：
2.根据权利要求1所述的实现多通道自由运行时钟信号的测试机，其特征在于：每个所述测试通道包括比较器端、施密特触发器，
3.根据权利要求2所述的实现多通道自由运行时钟信号的测试机，其特征在于：记测试通道的数量为n1，测试机可接入的外部参考时钟源的数量为n2，所述测试机包括n2个n1选1多路复用器；
4.根据权利要求3所述的实现多通道自由运行时钟信号的测试机，其特征在于：所述n1选1多路复用器包括n3条地址选择线，n1＝2n3，每条地址选择线可被设置为0或1，地址线的设置共2n3种组合，每种组合对应一个施密特触发器的输出；通过设置地址选择线从n1个施密特触发器的输出中选出一路信号作为外部参考时钟源，n2个n1选1多路复用器得到n2个外部参考时钟源。
5.根据权利要求1所述的实现多通道自由运行时钟信号的测试机，其特征在于：每个测试通道都进行两级分频，用于产生更低频率的时钟信号源，具体为：
6.根...
【专利技术属性】
技术研发人员：徐润生，燕南，
申请(专利权)人：胜达克半导体科技上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。