一种去除伪栅极的方法技术

本申请提供一种去除伪栅极的方法，包括：步骤S1，提供一具有PMOS区和NMOS区的衬底，在衬底上形成有伪栅极；步骤S2，形成光刻胶层，露出PMOS区；步骤S3，实施离子注入，在位于PMOS区的伪栅极中掺杂硼；步骤S4，去除光刻胶层；步骤S5，去除位于NMOS区的伪栅极；步骤S6，在NMOS区形成第一栅极堆叠体；步骤S7，去除位于PMOS区的伪栅极；步骤S8，在PMOS区形成第二栅极堆叠体。通过本申请，显著增大去除伪栅极的工艺窗口，减少残留的可能性，减少缺陷提高良率；减少伪栅极下方的界面层和栅极介质层的损伤，提高器件的性能和稳定性，进一步提高良率。进一步提高良率。进一步提高良率。

【技术实现步骤摘要】
一种去除伪栅极的方法


[0001]本申请涉及半导体
，具体涉及一种去除伪栅极的方法。

技术介绍

[0002]随着半导体制程的微缩，为了进一步控制漏电，由氮氧化硅和多晶硅层叠构成的栅极堆叠体已经很难控制住沟道电流了，因此在28nm半导体制造工艺的时候出现了高K金属栅(HKMG)工艺，通过沉积高K介质层以及功函数金属层来增强对栅极的控制，同时叠加多层离子注入来控制漏电。相对于28nm以前的传统工艺，HKMG工艺可以实现更好的费耗比，更高的器件性能。但是，HKMG工艺也引来了大量的技术难点，特别是N/PMOS界面的控制，以及N/PMOS阈值电压(Vt)的控制。
[0003]为了隔绝N/PMOS，28nm半导体制造工艺开发了分次去除伪栅极(Dummy Poly remove,DPR)的解决方案，先进行PMOS的伪栅极去除，然后沉积PMOS的高K金属栅叠层，随后进行NMOS的伪栅极去除，然后沉积NMOS的高K金属栅叠层。问题在于，进行N/PMOS分界的时候，由于伪栅极去除过程实施的刻蚀为了保持不损伤底部的界面层和栅极介质层，平衡刻蚀的过刻蚀本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种去除伪栅极的方法，其特征在于，所述方法包括：步骤S1，提供一具有PMOS区和NMOS区的衬底，在所述衬底上形成有伪栅极；步骤S2，形成光刻胶层，露出所述PMOS区；步骤S3，实施离子注入，在位于所述PMOS区的伪栅极中掺杂硼；步骤S4，去除所述光刻胶层；步骤S5，去除位于所述NMOS区的伪栅极；步骤S6，在所述NMOS区形成第一栅极堆叠体；步骤S7，去除位于所述PMOS区的伪栅极；步骤S8，在所述PMOS区形成第二栅极堆叠体。2.根据权利要求1所述的方法，其特征在于，所述离子注入分多次实施。3.根据权利要求1或2所述的方法，其特征在于，所述离子注入还在位于所述PMOS区的伪栅极中掺杂碳。4.根据权利要求1所述的方法，其特征在于，所述步骤S5中，采用湿法刻蚀去除位于所述NMOS区的伪栅极。5.根据权利要求4所述的...

【专利技术属性】
技术研发人员：徐文胜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：