半导体器件制造技术

本公开涉及一种半导体器件。该半导体器件包括：裸片焊盘，具有面向半导体芯片的上表面，形成在上表面上的金属膜，以及形成为覆盖所述金属膜的键合材料。此处，上表面具有：与所述半导体芯片重叠的第一区域；不与所述半导体芯片重叠的第二区域；被包括在所述第一区域中并且被金属膜覆盖的第三区域；以及第四区域，该第四区域被包括在第一区域中且与第三区域相邻并且未被金属膜覆盖。另外，半导体芯片安装在裸片焊盘上，使得半导体芯片的中心与第三区域重叠。此外，第三区域的面积大于或等于第一区域的面积的11％，并且小于或等于第一区域的面积的55％。积的55％。积的55％。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]2022年5月13日提交的日本专利申请号2022
‑
079236的公开内容，包括说明书、附图和摘要，通过整体引用并入本文。


[0003]本专利技术涉及一种半导体器件。

技术介绍

[0004]已公开的技术如下列出。
[0005][专利文献1]日本未审专利申请公开号2018
‑
85480
[0006][专利文献2]日本未审专利申请公开号2019
‑
40994
[0007]专利文献1公开了一种技术，其中裸片焊盘的芯片安装表面的端部被设置为高于芯片的上表面。
[0008]作为改善半导体芯片的散热特性的技术，存在一种在裸片焊盘的芯片安装表面上形成镀膜并通过银浆材料将半导体芯片安装在镀膜上的技术(例如，参见专利文献1和专利文献2)。

技术实现思路

[0009]根据本申请的专利技术人的研究，已经发现，在通过银浆材料将半导体芯片安装在半导体器件的镀膜上时，在镀膜和银浆材料之间的界面处发生剥离。作为另一检验的例子，本申请的专利技术人研究了一种半导体器件，其中半导体芯片通过银浆材料安装在粗糙的芯片安装表面上，而不使用镀膜。在该另一检验的例子中，发现由于在粗糙的芯片安装表面和银浆材料之间捕获的气泡，导致在银浆材料和芯片安装表面之间的界面处发生剥离。由半导体芯片的操作产生的热经由裸片焊盘耗散到半导体器件(半导体封装)的外部，但是当在芯片键合材料和裸片焊盘之间的界面处发生剥离时，散热效率降低。
[0010]本专利技术的目的是改善半导体器件的性能。根据本说明书的描述和附图，其它目的和新颖特征将变得清楚。
[0011]根据一个实施方式的半导体器件，包含：芯片安装部，具有第一表面，所述第一表面面向所述半导体芯片；第一金属膜，形成在所述芯片安装部的所述第一表面上；以及键合材料，形成以覆盖所述第一金属膜；其中所述第一表面具有：第一区域，与所述半导体芯片重叠，第二区域，所述第二区域与所述半导体芯片不重叠；第三区域，被包括在所述第一区域中，所述第三区域被所述第一金属膜覆盖，以及第四区域，所述第四区域被包括在第一区域中且与所述第三区域相邻，并且所述第四区域未被所述第一金属膜覆盖。所述半导体芯片安装在所述芯片安装部上，使得所述半导体芯片的中心与所述第三区域重叠。构成所述第一金属膜的金属材料与所述芯片安装部的金属材料相比更不易被氧化。所述第四区域中的所述第一表面的表面粗糙度与所述第一金属膜的接触表面的表面粗糙度相比更粗糙，所
述接触表面是要接触所述键合材料的表面。所述第三区域的面积大于或等于所述第一区域的面积的11％，并且小于或等于所述第一区域的面积的55％。
[0012]根据上述实施例，可以提高半导体器件的性能。
附图说明
[0013]图1是根据一个实施例的半导体器件的上表面视图。
[0014]图2是沿图1的线A
‑
A截取的截面图。
[0015]图3是通过穿过图1所示的密封体来看的半导体器件内部的透视平面图。
[0016]图4是示出图2所示的半导体器件安装在安装衬底上的状态的放大截面图。
[0017]图5是裸片焊盘的放大平面图，没有示出图3中所示的引线，并且通过虚线示出了图3所示的半导体芯片和图3所示的键合材料中的每一者的轮廓。
[0018]图6是沿图5的线B
‑
B截取的放大截面图。
[0019]图7是示出在其上形成图5所示的金属膜的区域的面积比率与键合材料的剥离比率之间的关系的说明性视图。
[0020]图8是表示图6的修改例的放大截面图。
[0021]图9是示出图5所示的金属膜的形状的修改示例的放大平面图。
具体实施方式
[0022](本申请中的形式、基本术语和用法的描述)
[0023]在本申请中，为了方便起见，将实施例的描述划分为多个部分等，但是除非另有明确说明，否则这些部分不是彼此独立的，并且单个示例的每个部分、部分细节或实施例的一部分或全部，无论在描述等之前或之后，修改例等。原则上，省略了对类似部件的描述。此外，除非另有明确说明，否则实施方案中的每个组分不是必需的，理论上限于该数目，并且从上下文中显而易见。
[0024]类似地，在实施例等的描述中，关于材料，组成等的“由A组成的X”等不排除A以外的元素，除非清楚地指出不是这种情况，并且从上下文明显看出不是这种情况。例如，关于组分，意指“包括A作为主要组分的X”等。例如，关于“硅构件”等，不必说本专利技术不限于纯硅，而是包括硅锗(硅锗)合金、包含硅作为主要成分的多组分合金，以及包括其它添加剂的构件。此外，除非另有说明，金镀层、Cu层、镍镀层等不仅应是纯的，而且应分别包括含有金、Cu、镍等作为主要组分的组分。
[0025]此外，对具体数值或数量的引用可以大于或小于该具体数值，除非另有明确说明，理论上限于该数值，并且从上下文中显然不是这样。
[0026]在实施例的附图中，相同或相似的部分由相同或相似的符号或附图标记表示，并且原则上不重复描述。
[0027]另外，在附图中，即使在剖面变得复杂或与间隙明显区分时，也可以省略剖面线等。关于这一点，即使孔在平面图中是封闭的，当从说明书等显而易见时，也可以省略背景的轮廓。此外，可以添加阴影或点图案以指示该区域不是空隙，即使它不是横截面或指示该区域的边界。
[0028]在以下实施例中描述的技术可以广泛地应用于其中用密封体密封安装在芯片安
装部上的半导体芯片的半导体器件。在本实施例中，将作为示例描述应用于QFP(四方扁平封装)类型的半导体器件的实施例，其中引线在平面图中从具有四边形形状的密封体的四个侧面中的每一个突出。
[0029]<半导体器件>
[0030]首先，将参照图1至图4描述本实施例的半导体器件PKG1的配置的摘要。图1是本实施例的半导体器件的上表面视图。图2是沿图1的线A
‑
A截取的截面图。图3是通过穿过图1所示的密封体来看的半导体器件内部的透视平面图。图4是示出图2所示的半导体器件安装在安装衬底上的状态的放大截面图。
[0031]如图1至图3所示，半导体器件PKG1包括半导体芯片CP(见图2和图3)和其上安装有半导体芯片CP的裸片焊盘(芯片安装部)DP(见图2和图3)。裸片焊盘DP具有上表面(芯片安装表面)DPt(见图2)和与上表面DPt相对的下表面(后表面)DPb。此外，半导体芯片CP包括与裸片焊盘DP间隔开的多条引线LD、多条导线BW(见图2和图3)和密封体(树脂主体)MR(见图1和图2)，多条导线BW电连接半导体芯片CP和多条引线LD，密封体(树脂主体)MR密封多条导线BW和半导体芯片CP。
[0032]密封体MR是包含树脂材料作为主要成分的树脂主体，并且包含例如填料颗粒，如二氧化硅和黑色颜料。如图1所示，半导体器件PKG1的密封体MR在平面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体芯片；芯片安装部，具有第一表面和第二表面，所述第一表面面向所述半导体芯片，所述第二表面与所述第一表面相对；第一金属膜，形成在所述芯片安装部的所述第一表面上；以及键合材料，被形成为覆盖所述第一金属膜，所述键合材料包括：树脂主体，以及被包含在所述树脂主体中的多个金属粒子，其中所述第一金属膜和所述键合材料位于所述半导体芯片和所述芯片安装部之间，其中所述芯片安装部的所述第一表面具有：第一区域，与所述半导体芯片重叠，第二区域，与所述第一区域相邻以包围所述第一区域，所述第二区域与所述半导体芯片不重叠；第三区域，被包括在所述第一区域中，所述第三区域被所述第一金属膜覆盖，以及第四区域，被包括在所述第一区域中，所述第四区域与所述第三区域相邻，并且所述第四区域未被所述第一金属膜覆盖，其中所述半导体芯片安装在所述芯片安装部上，使得所述半导体芯片的中心与所述第三区域重叠，其中构成所述第一金属膜的金属材料与所述芯片安装部的金属材料相比更不易被氧化，其中所述第四区域中的所述第一表面的表面粗糙度与所述第一金属膜的接触表面的表面粗糙度相比更粗糙，所述接触表面是要接触所述键合材料的表面，并且其中所述第三区域的面积大于或等于所述第一区域的面积的11％，并且小于或等于所述第一区域的面积的55％。2.根据权利要求1所述的半导体器件，其中所述...

【专利技术属性】
技术研发人员：北川胜彦，前田武彦，武藤邦治，宫腰武，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：