用于将芯片打线至框架的载具组件和芯片打线方法技术

本发明专利技术的实施例公开了一种用于将芯片打线至框架的载具组件和芯片打线方法，用于将芯片打线至框架的载具组件包括沿一层叠方向X层叠设置的第一载具与第二载具；其中，框架被夹设在第一载具与第二载具之间，框架具有彼此相背离的第一面与第二面，第一面与第二面分别朝向第一载具与第二载具；第一面具有若干个第一打线区，第二面具有若干个第二打线区，每个第一打线区与相应一个第二打线区沿层叠方向X的投影至少部分重合。通过将框架设置在第一载具和第二载具中间，实现了双面打线时对芯片与框架的支撑和固定，解决了芯片双面封装时结构无支撑易形变的问题。同时在单个载具上设置多个打线通孔，实现了一次对多个产品的批量打线，提高了生产效率。提高了生产效率。提高了生产效率。

【技术实现步骤摘要】
用于将芯片打线至框架的载具组件和芯片打线方法


[0001]本专利技术涉及芯片封装领域，尤其涉及一种用于将芯片打线至框架的载具组件和芯片打线方法。

技术介绍

[0002]SO(Small Outline，小尺寸)封装是一种芯片封装技术，广泛应用于消费电子产品、计算机设备、通信设备和汽车电子领域集成电路的封装，如微控制器、存储器芯片、逻辑芯片等。SO封装是一种表面贴装技术，在SO封装中，芯片的引脚以两行或四行的方式排列在芯片的两侧或四侧，通过打线(bonding)将芯片与框架引脚电气连接，打线是芯片生产工艺中的前道工艺，一般用于在封装前将芯片内部电路通过金属线与封装管脚连接，打线完成后再对芯片进行外封装。
[0003]常规的芯片产品只有一个die(裸芯片)或者两个die，并且仅需单面封装。但近些年来，随着产品的芯片集成度需求变化，对于需要多个die封装的产品，为了控制封装后的整体尺寸，需要降低每个芯片的公摊面积，进而产生了双面封装的需求。SO封装是一种可靠性高，大量用于车规产品的封装形式，如何实现SO封装形式的双面打线，成为了亟待解决的问题本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于将芯片打线至框架的载具组件，其特征在于，包括：沿一层叠方向(X)层叠设置的第一载具(1)与第二载具(2)；其中，所述框架(3)被夹设在所述第一载具(1)与第二载具(2)之间，所述框架(3)具有彼此相背离的第一面(31)与第二面(32)，所述第一面(31)与第二面(32)分别朝向所述第一载具(1)与第二载具(2)；所述第一面(31)具有若干个第一打线区(311)，所述第二面(32)具有若干个第二打线区(321)，每个所述第一打线区(311)与相应一个所述第二打线区(321)沿所述层叠方向(X)的投影至少部分重合；所述第一载具(1)开设有若干个第一打线通孔(11)，所述第二载具(2)开设有若干个第二打线通孔(21)；每个所述第一打线通孔(11)与相应一个所述第一打线区(311)相对齐，以致该第一打线区(311)的至少部分通过该第一打线通孔(11)向外露出；每个所述第二打线通孔(21)与相应一个所述第二打线区(321)相对齐，以致该第二打线区(321)的至少部分通过该第二打线通孔(21)向外露出。2.如权利要求1所述的用于将芯片打线至框架的载具组件，其特征在于，所述第一打线区(311)包括：第一芯片区(312)；以及围绕所述第一芯片区(312)的第一引线引出区(313)；其中，每个所述第一打线通孔(11)至少暴露出相应一个所述第一打线区(311)的所述第一芯片区(312)及至少部分第一引线引出区(313)。3.如权利要求1所述的用于将芯片打线至框架的载具组件，其特征在于，所述第二打线区(321)包括：第二芯片区(322)；以及围绕所述第二芯片区(322)的第二引线引出区(323)；其中，每个所述第二打线通孔(21)至少暴露出相应一个所述第一打线区(311)的所述第二芯片区(322)及至少部分第二引线引出区(323)。4.如权利要求1所述的用于将芯片打线至框架的载具组件，其特征在于，所述第一载具(1)面向所述第二载具(2)的一侧，和/或，所述第二载具(2)面向所述第一载具(1)的一侧开设有夹持槽(12)，所述框架(3)至少部分容置于所述夹持槽(12)中。5.如权利要求1所述的用于将芯片打线至框架的载具组件，其特征在于，所述第一打线通孔(11)的口径在所述第一载具(1)朝向所述第二载具(2)的方向上逐渐缩小。6.如权利要求1所述的用于将芯片打线至框架的载具组件，其特征在于，所述第二打线通孔(21)的口径在所述第二载具(2)朝向所述第一载具(1)的方向上逐渐缩小。7.如权利要求1所述的用于将芯片打线至框架...

【专利技术属性】
技术研发人员：刘阳，卢小敏，王永吉，王立，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：发明
国别省市：